特許
J-GLOBAL ID：201903008180166940
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人筒井国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-100046
公開番号（公開出願番号）：特開2019-204906
出願日： 2018年05月24日
公開日（公表日）： 2019年11月28日
要約：
【課題】半導体装置の信頼性を向上させる。【解決手段】配線基板PBの端子パターンTP1は、端子パターンTP2に対向する辺T1aを有する。端子パターンTP1の辺T1aは、ソルダレジスト層SR1の開口部OP1から露出され、辺T1a以外の端子パターンTP1の外周は、開口部OP1から露出されていない。配線基板PBの端子パターンTP2は、端子パターンTP1の辺T1aに対向する辺T2aを有する。端子パターンTP2の辺T2aは、ソルダレジスト層SR1の開口部OP2から露出され、辺T2a以外の端子パターンTP2の外周は、開口部OP2から露出されていない。開口部OP1と開口部OP2とは互いに離間している。コンデンサC1の電極E1は、開口部OP1から露出する端子パターンTP1に半田接続され、コンデンサC1の電極E2は、開口部OP2から露出する端子パターンTP2に半田接続されている。【選択図】図9
請求項（抜粋）：
配線基板と、
前記配線基板上に搭載された半導体チップと、
前記配線基板上に搭載された第1チップコンデンサと、
を有する半導体装置であって、
前記第1チップコンデンサは、第1電極と、前記第1電極とは反対側に位置する第2電極と、を有し、
前記配線基板は、第1端子パターンおよび第2端子パターンを含む第1導体層と、前記第1導体層を覆うように形成された絶縁層と、を有し、
前記絶縁層は、前記第1端子パターンの一部を露出する第1開口部と、前記第2端子パターンの一部を露出する第2開口部と、を有し、
平面視において、前記第1開口部と前記第2開口部とは互いに離間し、かつ、前記第1開口部と前記第2開口部との間には、前記絶縁層が存在しており、
前記第2端子パターンは、前記第1開口部から露出されておらず、
前記第1端子パターンは、前記第2開口部から露出されておらず、
前記第1端子パターンは、平面視において、前記第2端子パターンと対向する第1辺を有し、
前記第2端子パターンは、平面視において、前記第1端子パターンの前記第1辺と対向する第2辺を有し、
前記第1端子パターンの前記第1辺は、前記第1開口部から露出され、
前記第2端子パターンの前記第2辺は、前記第2開口部から露出され、
前記第1辺以外の前記第1端子パターンの外周は、前記第1開口部から露出されておらず、
前記第2辺以外の前記第2端子パターンの外周は、前記第2開口部から露出されておらず、
前記第1チップコンデンサの前記第1電極は、前記第1開口部から露出する前記第1端子パターンに、第1半田接合部を介して電気的に接続され、
前記第1チップコンデンサの前記第2電極は、前記第2開口部から露出する前記第2端子パターンに、第2半田接合部を介して電気的に接続されている、半導体装置。
IPC (2件)：
FI (5件)：
H01L25/00 B
, H01L23/12 B
, H01L23/12 E
, H01L23/12 Q
, H01L23/12 F
