特許

J-GLOBAL ID：201903011445831349

半導体装置

発明者： 河野 憲司
出願人/特許権者： 株式会社デンソー
代理人 (3件)： 矢作 和行 ,  野々部 泰平 ,  久保 貴則
公報種別：特許公報
出願番号（国際出願番号）：特願2016-143298
公開番号（公開出願番号）：特開2018-014417
特許番号：特許第6531731号
出願日： 2016年07月21日
公開日（公表日）： 2018年01月25日
請求項（抜粋）：

【請求項1】 半導体基板(10)と、前記半導体基板の表面(10a)及び裏面(10b)に配置された電極と、を備え、縦型の半導体素子が形成されたセル領域(12)と、前記半導体基板の厚さ方向と直交する平面で前記セル領域を囲んでいる外周領域(14)と、が形成された半導体装置であって、 前記半導体基板は、 前記セル領域の前記表面における表層に形成された表側半導体層(26,28,30)と、 前記外周領域の前記表面における表層に形成され、耐圧を向上するための耐圧向上部(40)と、 前記セル領域及び前記外周領域の前記裏面における表層に形成された裏側半導体層(32,34,38)と、 前記セル領域における前記表側半導体層と前記裏側半導体層との間、及び、前記外周領域における前記耐圧向上部と前記裏側半導体層との間に形成されたドリフト層(36)と、を有し、 前記外周領域では、前記セル領域に対して、前記ドリフト層が前記裏面側に突出しており、 前記裏側半導体層と前記ドリフト層との境界面では、前記外周領域における前記ドリフト層の突出により形成された段差部分(36a)が曲面形状をなし、 前記段差部分は、前記外周領域における前記セル領域との境界とは距離をおいて前記セル領域の内部に形成されている半導体装置。

IPC (3件)：

H01L 29/739 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 29/06 ( 200 6.01)

FI (8件)：

H01L 29/78 655 F ,  H01L 29/78 657 D ,  H01L 29/78 653 A ,  H01L 29/06 301 G ,  H01L 29/06 301 V ,  H01L 29/78 655 C ,  H01L 29/78 655 G ,  H01L 29/78 655 B