特許

J-GLOBAL ID：201903012522420337

電子制御装置及びそれを搭載した電動パワーステアリング装置

発明者： 熊谷 紳 ,  安藤 信彦 ,  瓜生 恭正
出願人/特許権者： 日本精工株式会社
代理人 (1件)： 安形 雄三
公報種別：特許公報
出願番号（国際出願番号）：特願2018-001825
公開番号（公開出願番号）：特開2018-099026
特許番号：特許第6458884号
出願日： 2018年01月10日
公開日（公表日）： 2018年06月21日
請求項（抜粋）：

【請求項1】MCUで演算されたPWMのデューティ信号をゲート駆動部に入力することにより、上段FET及び下段FETのブリッジで成るインバータを介してモータを駆動制御する電子制御装置において、 前記上段FET及び前記下段FETの各接続点電圧を診断用抵抗分圧回路で分圧した分圧電圧に基づき、前記上段FET及び前記下段FETの少なくとも一方のショート故障を検出し、エラー通知を出力するFETショート検出部と、 前記MCUに内臓され、前記FETショート検出部の故障を検出する検出部故障診断機能と、 を備えており、 前記FETショート検出部は、 SPI通信回路と、 前記SPI通信回路からの設定信号に基づいてスレッショルドを設定するスレッショルド設定部と、 前記分圧電圧を前記スレッショルドと比較する比較部と、 前記比較部の比較結果と前記デューティ信号を入力するAND回路と、 計時時間を変更するための前記SPI通信回路からの設定変更信号と前記AND回路の出力とを入力し、継続を判定するディジタルフィルタと、 前記ディジタルフィルタのフィルタ出力を入力し、前記エラー通知を出力してNDIAG端子を経て前記MCUに通知すると共に、前記ゲート駆動部を介して前記上段FET及び前記下段FETをOFFするエラー論理回路と、 で構成されており、 前記検出部故障診断機能は、起動時に前記FETショート検出部の故障を診断し、前記FETショート検出部の故障が検出された時は、前記上段FET及び前記下段FETをOFFし、 前記FETショート検出部の故障が検出されない場合には、前記FETショート検出部は、前記上段FET及び前記下段FETのショート故障を診断することを特徴とする電子制御装置。

IPC (6件)：

H02P 27/06 ( 200 6.01) ,  B62D 6/00 ( 200 6.01) ,  B62D 5/04 ( 200 6.01) ,  H02P 6/12 ( 200 6.01) ,  B62D 101/00 ( 200 6.01) ,  B62D 119/00 ( 200 6.01)

FI (6件)：

H02P 27/06 ,  B62D 6/00 ,  B62D 5/04 ,  H02P 6/12 ,  B62D 101:00 ,  B62D 119:00