特許
J-GLOBAL ID：201903014904053094
炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
廣瀬 一
, 田中 秀▲てつ▼
, 鈴木 壯兵衞
公報種別：公開公報
出願番号（国際出願番号）：特願2018-020441
公開番号（公開出願番号）：特開2019-140184
出願日： 2018年02月07日
公開日（公表日）： 2019年08月22日
要約：
【課題】積層欠陥の拡大を防止し、半導体装置の順方向特性の劣化を抑制することが可能な半導体装置の製造方法を提供する。【解決手段】炭化珪素の基板の上に第1導電型の走行層をエピタキシャル成長するステップと、400°C未満の温度で、走行層に炭化珪素の吸収端波長以下の波長を有する第1光を照射して、基板から走行層へ伝播した基底面転移を起点とする積層欠陥を走行層内に拡大するステップと、積層欠陥が拡大した走行層を400°C以上、1000°C以下の縮小処理温度で加熱して、積層欠陥を縮小するステップと、走行層の上部に、走行層にキャリアを注入する第2導電型の注入領域を形成するステップとを含む。【選択図】図19
請求項（抜粋）：
炭化珪素の基板の上に第1導電型の走行層をエピタキシャル成長するステップと、
400°C未満の温度で、前記走行層に炭化珪素の吸収端波長以下の波長を有する第1光を照射して、前記基板から前記走行層へ伝播した基底面転移を起点とする積層欠陥を前記走行層内に拡大するステップと、
前記積層欠陥が拡大した前記走行層を400°C以上、1000°C以下の縮小処理温度で加熱して、前記積層欠陥を縮小するステップと、
前記走行層の上部に、前記走行層にキャリアを注入する第2導電型の注入領域を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/329
, H01L 29/868
, C30B 29/36
, C30B 33/02
, H01L 29/861
, H01L 21/20
H01L29/91 A
, C30B29/36 A
, C30B33/02
, H01L29/91 F
, H01L29/91 J
, H01L21/20
4G077AA03
, 4G077BE08
, 4G077FE11
, 4G077FH08
, 4G077HA12
, 5F152LM09
, 5F152LN03
, 5F152LN21
, 5F152MM02
, 5F152MM04
, 5F152MM07
, 5F152NN05
, 5F152NN27
, 5F152NQ02
