特許

J-GLOBAL ID：201903017887431550

ナノワイヤトランジスタの製造方法

発明者： 佐々木 智 ,  舘野 功太 ,  章 国強
出願人/特許権者： 日本電信電話株式会社
代理人 (3件)： 山川 茂樹 ,  小池 勇三 ,  山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願2017-158411
公開番号（公開出願番号）：特開2019-036672
出願日： 2017年08月21日
公開日（公表日）： 2019年03月07日
要約：

【課題】ナノワイヤをチャネルとするナノワイヤトランジスタのゲート長を、トランジスタの特性を悪化させることなくより短くする。【解決手段】ナノワイヤ104の外側表面および内側表面に、原子層堆積法(Atomic Layer Deposition:ALD)によりゲート絶縁層107を形成する。例えば、TMAとH2Oとを用い、ALD法により酸化アルミニウムからなるゲート絶縁層107を形成する。引き続き、ゲート絶縁層107を介してナノワイヤ104の外側表面および内側表面にゲート電極となる導電体層118を原子層堆積法により形成する(第4工程)。例えば、DEZとH2Oとを用い、ALD法により酸化亜鉛(ZnO)からなる導電体層118を形成する。【選択図】図1J

請求項（抜粋）：

半導体から構成された筒状のナノワイヤを形成する第1工程と、 前記ナノワイヤの延在方向に所定の間隔を開けて前記ナノワイヤの外側側面にソース電極およびドレイン電極を形成する第2工程と、 前記ナノワイヤの外側表面および内側表面に原子層堆積法によりゲート絶縁層を形成する第3工程と、 前記ゲート絶縁層を介して前記ナノワイヤの外側表面および内側表面にゲート電極となる導電体層を原子層堆積法により形成する第4工程と、 前記導電体層をパターニングしてゲート電極を形成する第5工程と を備えることを特徴とするナノワイヤトランジスタの製造方法。

IPC (6件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 29/06 ,  H01L 21/20 ,  H01L 21/28 ,  H01L 29/417

FI (10件)：

H01L29/78 618C ,  H01L29/78 617K ,  H01L29/78 617V ,  H01L29/78 617J ,  H01L29/78 618B ,  H01L29/78 618A ,  H01L29/06 601N ,  H01L21/20 ,  H01L21/28 301B ,  H01L29/50 M

Fターム (29件)：

4M104BB14 ,  4M104BB36 ,  4M104DD43 ,  4M104DD65 ,  4M104EE16 ,  4M104GG09 ,  5F110AA07 ,  5F110AA30 ,  5F110CC10 ,  5F110DD21 ,  5F110EE08 ,  5F110EE22 ,  5F110EE42 ,  5F110FF01 ,  5F110FF12 ,  5F110FF27 ,  5F110GG04 ,  5F110GG22 ,  5F110GG44 ,  5F110HK04 ,  5F110QQ16 ,  5F152LL03 ,  5F152LL20 ,  5F152NN03 ,  5F152NN06 ,  5F152NN09 ,  5F152NN27 ,  5F152NQ05 ,  5F152NQ07