特許
J-GLOBAL ID：201903018022268758
発光ディスプレイおよびその安定的電流ソース・シンクのための効率的プログラミングおよび高速校正
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人YKI国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2016-072396
公開番号（公開出願番号）：特開2016-167074
特許番号：特許第6488254号
出願日： 2016年03月31日
公開日（公表日）： 2016年09月15日
請求項（抜粋）：
【請求項1】 基板上に配置された複数の発光素子を備えるアクティブエリアと、前記アクティブエリアから区別された周辺エリアとを含むディスプレイパネルの、画素のプログラミングに用いる電流バイアス電圧プログラミング方式(CBVP)の回路を校正する校正回路であって、
第1列の複数の校正電流ソース・シンク回路であって、当該第1列の各校正電流ソース・シンク回路は、前記ディスプレイパネルの前記アクティブエリア内の対応の縦列の複数の電流バイアス電圧プログラミング方式(CBVP)の画素回路のためのバイアス電流ラインにバイアス電流を供給し、前記バイアス電流ラインは、1つまたは複数のスイッチを介して、対応の前記複数のCBVP画素回路内の蓄電素子の第1端子と接続され、前記蓄電素子の第2端子は、電圧プログラミングデータを供給するように構成された電圧データラインと接続された、第1列の校正電流ソース・シンク回路と、
第2列の複数の校正電流ソース・シンク回路であって、当該第2列の各校正電流ソース・シンク回路は、前記対応の縦列の複数のCBVP画素回路のための前記バイアス電流ラインに前記バイアス電流を供給する、第2列の校正電流ソース・シンク回路と、
前記第2列の校正電流ソース・シンク回路が、基準電流源によって生成され前記基準電流源から前記第2列の校正電流ソース・シンク回路へ電流ラインを通じて伝送された基準電流によって校正される間に、前記第1列の校正電流ソース・シンク回路が前記バイアス電流で前記ディスプレイパネルを校正し、前記基準電流源から前記第1列の校正電流ソース・シンク回路が切り離されるようにし、前記基準電流源から発生した前記基準電流によって前記第1列の校正電流ソース・シンク回路が校正されている間に、前記ディスプレイパネルから前記第1列の校正電流ソース・シンク回路が切り離されるようにする第1校正制御ラインと、
前記第1列の校正電流ソース・シンク回路が、前記基準電流源によって生成され前記電流ラインを通じて伝送された前記基準電流によって校正される間に、前記第2列の校正電流ソース・シンク回路が前記バイアス電流で前記ディスプレイパネルを校正し、前記基準電流源から前記第2列の校正電流ソース・シンク回路が切り離されるようにし、前記基準電流源から発生した前記基準電流によって前記第2列の校正電流ソース・シンク回路が校正されている間に、前記ディスプレイパネルから前記第2列の校正電流ソース・シンク回路が切り離されるようにする第2校正制御ラインと、を有し、
前記各CBVP画素回路は、プログラミング動作中には、対応のプログラミング電圧を蓄積することによってプログラミングされる
ことを特徴とする校正回路。
IPC (5件)：
G09G 3/3233 ( 201 6.01)
, G09G 3/20 ( 200 6.01)
, G09G 3/3225 ( 201 6.01)
, H05B 33/08 ( 200 6.01)
, H01L 51/50 ( 200 6.01)
G09G 3/323
, G09G 3/20 611 F
, G09G 3/20 612 E
, G09G 3/20 612 G
, G09G 3/20 621 K
, G09G 3/20 621 M
, G09G 3/20 624 B
, G09G 3/20 670 H
, G09G 3/20 670 J
, G09G 3/322
, H05B 33/08
, H05B 33/14 A
