特許
J-GLOBAL ID：201903018155973314
レイテンシセンシティブなマスク書込みのための完全マスク部分ビットフィールド(FM-PBF)技法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
村山 靖彦
, 黒田 晋平
公報種別：公表公報
出願番号（国際出願番号）：特願2018-526064
公開番号（公開出願番号）：特表2018-538617
出願日： 2016年11月09日
公開日（公表日）： 2018年12月27日
要約：
データ通信のためのシステム、方法、および装置が提供される。装置は、インターフェースを介してスレーブデバイスに送信されるべきパケット内にマスクフィールドを生成することであって、マスクフィールドが第1の数のビットを有する、生成することと、パケット内に制御ビットフィールドを設けることであって、制御ビットフィールドが第2の数のビットを有し、第2の数のビットが第1の数のビット未満である、設けることと、インターフェースを介してパケットを送信することとを行うように構成され得る。パケットは、スレーブデバイスの制御レジスタにアドレス指定され得る。制御レジスタは、第1の数のビットを有し得る。制御ビットフィールド内の各ビットは、マスクフィールドによって識別された制御レジスタ内のビットロケーションに対応し得る。
請求項（抜粋）：
バスマスタとして動作するデバイスにおいて実行される方法であって、
インターフェースを介してスレーブデバイスに送信されるべきパケット内にマスクフィールドを生成するステップであって、前記マスクフィールドが第1の数のビットを有する、ステップと、
前記パケット内に制御ビットフィールドを設けるステップであって、前記制御ビットフィールドが第2の数のビットを有し、前記第2の数のビットが前記第1の数のビット未満であり、
前記マスクフィールドが、前記スレーブデバイスの制御レジスタ内の少なくとも1つのビットロケーションを識別するために生成され、前記制御ビットフィールドのビットが書き込まれることになる、前記制御レジスタ内のビットロケーションに対応する前記マスクフィールドの各ビットロケーションに、第1のビット値を与えることによって、前記制御ビットフィールドの少なくとも1つのビットが書き込まれることになる、ステップと、
前記インターフェースを介して前記パケットを送信するステップであって、前記パケットが、前記スレーブデバイスの前記制御レジスタにアドレス指定され、前記制御レジスタが、前記第1の数のビットを有する、ステップと
を備え、
前記制御ビットフィールド内の各ビットが、前記マスクフィールドによって識別された前記制御レジスタ内のビットロケーションに対応する、
方法。
IPC (2件)：
FI (3件)：
G06F13/42 310
, G06F13/38 340D
, G06F13/38 350
