特許

J-GLOBAL ID：201903018680996392

半導体装置

発明者： 寺田 晴彦
出願人/特許権者： ソニーセミコンダクタソリューションズ株式会社
代理人 (1件)： 特許業務法人つばさ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2017-104176
公開番号（公開出願番号）：特開2018-200738
出願日： 2017年05月26日
公開日（公表日）： 2018年12月20日
要約：

【課題】レイアウトをシンプルにすることができる半導体装置を得る。【解決手段】本開示の半導体装置は、第1の領域に設けられ、第1の方向に延伸するとともに第2の方向に並ぶ複数の第1の選択線と、一部が第1の領域の一部と重なる第2の領域に設けられ、第2の方向に延伸するとともに第1の方向に並ぶ複数の第2の選択線と、一部が第2の領域の一部と重なる第3の領域に設けられ、第1の方向に延伸するとともに第2の方向に並ぶ複数の第3の選択線と、一部が第1の領域の一部と重なるとともに、他の一部が第3の領域の一部と重なる第4の領域に設けられ、第2の方向に延伸するとともに第1の方向に並ぶ複数の第4の選択線と、複数の第1の選択線、複数の第2の選択線、複数の第3の選択線、および複数の第4の選択線にそれぞれ接続された第1の接続部、第1の接続部、第1の接続部、および第1の接続部と、駆動部と、メモリセルとを備える。【選択図】図7

請求項（抜粋）：

第1の領域に設けられ、第1の方向に延伸するとともに前記第1の方向と交差する第2の方向に並ぶ複数の第1の選択線と、 一部が前記第1の領域の一部と重なる第2の領域に設けられ、前記第2の方向に延伸するとともに前記第1の方向に並ぶ複数の第2の選択線と、 一部が前記第2の領域の一部と重なる第3の領域に設けられ、前記第1の方向に延伸するとともに前記第2の方向に並ぶ複数の第3の選択線と、 一部が前記第1の領域の一部と重なるとともに、他の一部が前記第3の領域の一部と重なる第4の領域に設けられ、前記第2の方向に延伸するとともに前記第1の方向に並ぶ複数の第4の選択線と、 前記第1の領域の、前記第1の方向における端部以外の部分で、前記複数の第1の選択線に接続された第1の接続部と、 前記第2の領域の、前記第2の方向における端部以外の部分で、前記複数の第2の選択線に接続された第2の接続部と、 前記第3の領域の、前記第1の方向における端部以外の部分で、前記複数の第3の選択線に接続された第3の接続部と、 前記第4の領域の、前記第2の方向における端部以外の部分で、前記複数の第4の選択線に接続された第4の接続部と、 前記第1の接続部、前記第2の接続部、前記第3の接続部、および前記第4の接続部を介して、前記複数の第1の選択線、前記複数の第2の選択線、前記複数の第3の選択線、および前記複数の第4の選択線をそれぞれ駆動する駆動部と、 前記複数の第1の選択線のいずれかおよび前記複数の第4の選択線のいずれかの間に挿設された第1のメモリセルと、 前記複数の第2の選択線のいずれかおよび前記複数の第1の選択線のいずれかの間に挿設された第2のメモリセルと、 前記複数の第3の選択線のいずれかおよび前記複数の第2の選択線のいずれかの間に挿設された第3のメモリセルと、 前記複数の第4の選択線のいずれかおよび前記複数の第3の選択線のいずれかの間に挿設された第4のメモリセルと を備えた半導体装置。

IPC (6件)：

G11C 13/00 ,  H01L 21/823 ,  H01L 27/105 ,  H01L 21/320 ,  H01L 21/768 ,  H01L 23/522

FI (7件)：

G11C13/00 314 ,  H01L27/105 448 ,  H01L21/88 Z ,  G11C13/00 320 ,  G11C13/00 225 ,  G11C13/00 270B ,  G11C13/00 312

Fターム (12件)：

5F033UU05 ,  5F033VV16 ,  5F083FZ10 ,  5F083GA10 ,  5F083JA60 ,  5F083KA20 ,  5F083LA02 ,  5F083LA21 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083ZA12