特許
J-GLOBAL ID：201903018740055410
トランジスタ
発明者：
,
,
,
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2018-135740
公開番号（公開出願番号）：特開2018-174348
特許番号：特許第6619482号
出願日： 2018年07月19日
公開日（公表日）： 2018年11月08日
請求項（抜粋）：
【請求項1】 ゲート電極と、
前記ゲート電極上のシリコンを含む第1の絶縁膜と、
前記第1の絶縁膜上の、チャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜上のソース電極及びドレイン電極と、
前記酸化物半導体膜上、前記ソース電極上及び前記ドレイン電極上の、シリコンを含む第2の絶縁膜と、を有し、
前記酸化物半導体膜は、第1の領域と、第2の領域と、第3の領域とを有し、
前記第2の領域は、前記酸化物半導体膜の膜厚方向において、前記第1の領域と前記第3の領域とに挟まれており、
前記第1の領域は、前記酸化物半導体膜の下面に接し、且つ前記第2の領域よりも、前記第1の絶縁膜側に位置し、
前記第3の領域は、前記酸化物半導体膜の上面に接し、且つ前記第2の領域よりも、前記第2の絶縁膜側に位置し、
前記第1の領域に含まれるシリコンの濃度は、1.0原子%以下であり、
前記第3の領域に含まれるシリコンの濃度は、1.0原子%より高く、
前記第2の領域に含まれるシリコンの濃度は、前記第1の領域に含まれるシリコンの濃度より小さいトランジスタ。
IPC (5件)：
H01L 29/786 ( 200 6.01)
, G02F 1/1368 ( 200 6.01)
, H01L 51/50 ( 200 6.01)
, H05B 33/14 ( 200 6.01)
, H01L 27/32 ( 200 6.01)
H01L 29/78 618 E
, H01L 29/78 618 B
, H01L 29/78 618 F
, G02F 1/136
, H05B 33/14 A
, H05B 33/14 Z
, H01L 27/32
