特許
J-GLOBAL ID:201903019077913713
表示装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人酒井国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2018-058374
公開番号(公開出願番号):特開2019-012262
出願日: 2018年03月26日
公開日(公表日): 2019年01月24日
要約:
【課題】フレームを変化させる周波数と、共通電極の電位を反転させる周波数とを、異ならせることができる。【解決手段】表示装置は、メモリブロックを各々が含む、複数の副画素と、周波数の異なる複数のクロック信号を出力する、クロック信号出力回路と、複数のクロック信号の内の1つを選択クロック信号として選択する、選択回路と、各行に夫々設けられている、複数のメモリ選択線群と、選択クロック信号に同期して、メモリブロック内の複数のメモリから1つのメモリを選択するメモリ選択信号を、複数のメモリ選択線群に同時に出力するメモリ選択回路と、複数の副画素に共通なコモン電位が供給される共通電極と、コモン電位を基準クロック信号に同期して反転させて共通電極に出力する、共通電極駆動回路と、を備える。【選択図】図1
請求項(抜粋):
行方向及び列方向に配列されると共に、副画素データを格納する複数のメモリを有するメモリブロックを各々が含む、複数の副画素と、
基準クロック信号に基づいて、周波数の異なる複数のクロック信号を出力する、クロック信号出力回路と、
前記複数のクロック信号の内の1つを選択クロック信号として選択する、選択回路と、
各行に夫々設けられており、当該行に属する前記副画素の前記メモリブロックに電気的に接続されている複数のメモリ選択線を各々が含む、複数のメモリ選択線群と、
前記選択クロック信号に同期して、前記メモリブロック内の複数のメモリから1つのメモリを選択するメモリ選択信号を、複数のメモリ選択線群に同時に出力するメモリ選択回路と、
前記複数の副画素に共通なコモン電位が供給される共通電極と、
前記コモン電位を前記基準クロック信号に同期して反転させて、前記共通電極に出力する、共通電極駆動回路と、
を備え、
前記複数の副画素は、
前記メモリ選択信号が供給された前記メモリ選択線に応じて、前記複数のメモリの内の1つのメモリに格納されている前記副画素データに基づいて、画像を表示する、
表示装置。
IPC (3件):
G09G 3/36
, G09G 3/20
, G02F 1/133
FI (10件):
G09G3/36
, G09G3/20 624B
, G09G3/20 631M
, G09G3/20 680G
, G09G3/20 621B
, G09G3/20 624C
, G09G3/20 612K
, G09G3/20 622A
, G09G3/20 623A
, G02F1/133 550
Fターム (36件):
2H193ZA04
, 2H193ZA07
, 2H193ZA20
, 2H193ZB07
, 2H193ZC04
, 2H193ZC05
, 2H193ZC16
, 2H193ZC17
, 2H193ZD01
, 2H193ZD02
, 2H193ZD12
, 2H193ZF43
, 2H193ZF44
, 2H193ZF59
, 5C006AA22
, 5C006AC25
, 5C006AC26
, 5C006BB16
, 5C006BB28
, 5C006BC03
, 5C006BC06
, 5C006BC11
, 5C006BF02
, 5C006BF04
, 5C006BF23
, 5C006BF24
, 5C006BF27
, 5C006BF31
, 5C006FA34
, 5C080AA06
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080EE19
, 5C080FF11
, 5C080KK31
前のページに戻る