特許

J-GLOBAL ID：201903019827703937

半導体装置およびその製造方法

発明者： 津吹 将志
出願人/特許権者： 株式会社ジャパンディスプレイ
代理人 (1件)： 特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2018-000827
公開番号（公開出願番号）：特開2019-121696
出願日： 2018年01月05日
公開日（公表日）： 2019年07月22日
要約：

【課題】トランジスタの信頼性が向上した半導体装置を提供する。【解決手段】半導体装置の製造方法は、基板上に第1ゲート電極を形成し、第1ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に、第1ゲート電極と重畳する領域を含む第1酸化物半導体層を形成し、第1酸化物半導体層上に、ソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極上に酸化物絶縁層を形成し、酸化物絶縁層上に、酸素を含む雰囲気中で酸化物半導体ターゲットをスパッタリングして第2酸化物半導体層を成膜するとともに、酸化物絶縁層に酸素を添加し、加熱処理を行うことで、酸素を第1酸化物半導体層に拡散させ、加熱処理を行った後、第2酸化物半導体層を除去することを含む。【選択図】図1B

請求項（抜粋）：

基板上に第1ゲート電極を形成し、 前記第1ゲート電極上にゲート絶縁膜を形成し、 前記ゲート絶縁膜上に、前記第1ゲート電極と重畳する領域を含む第1酸化物半導体層を形成し、 前記第1酸化物半導体層上に、ソース電極及びドレイン電極を形成し、 前記ソース電極及びドレイン電極上に酸化物絶縁層を形成し、 前記酸化物絶縁層上に、酸素を含む雰囲気中で酸化物半導体ターゲットをスパッタリングして第2酸化物半導体層を成膜するとともに、前記酸化物絶縁層に酸素を添加し、 加熱処理を行うことで、前記酸素を前記第1酸化物半導体層に拡散させ、 前記加熱処理を行った後、前記第2酸化物半導体層を除去する、半導体装置の製造方法。

IPC (3件)：

H01L 21/336 ,  H01L 29/786 ,  G02F 1/136

FI (4件)：

H01L29/78 619A ,  H01L29/78 618B ,  H01L29/78 617N ,  G02F1/1368

Fターム (71件)：

2H192AA24 ,  2H192BC31 ,  2H192CB05 ,  2H192CB08 ,  2H192CB37 ,  2H192CB52 ,  2H192EA22 ,  2H192EA43 ,  2H192HA13 ,  2H192HA84 ,  2H192HA90 ,  5F110AA14 ,  5F110AA30 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE14 ,  5F110EE30 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF05 ,  5F110FF09 ,  5F110FF28 ,  5F110FF30 ,  5F110FF36 ,  5F110GG01 ,  5F110GG06 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG43 ,  5F110GG58 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK21 ,  5F110HK22 ,  5F110HK33 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL07 ,  5F110HL11 ,  5F110HL23 ,  5F110NN04 ,  5F110NN05 ,  5F110NN22 ,  5F110NN23 ,  5F110NN27 ,  5F110NN28 ,  5F110NN35 ,  5F110NN40 ,  5F110QQ19