特許
J-GLOBAL ID：201903020516936502
制御装置
発明者：
出願人/特許権者：
代理人 (3件)：
矢作 和行
, 野々部 泰平
, 久保 貴則
公報種別：特許公報
出願番号（国際出願番号）：特願2016-079004
公開番号（公開出願番号）：特開2017-191375
特許番号：特許第6512156号
出願日： 2016年04月11日
公開日（公表日）： 2017年10月19日
請求項（抜粋）：
【請求項1】 ソフトウェアを実行することで所定の制御を実現する制御装置であって、
前記ソフトウェアの異常を検出する異常検出部(S10,S11)と、
前記ソフトウェアの異常の要因ごとに特定のアドレスが割り振られ、該アドレスに、ECC(Error Correction Code)エラーが生じるようにデータ及び誤り訂正符号が記憶されてなる異常要因アドレス領域を有するメモリ(22,23)と、
前記異常検出部により検出された前記ソフトウェアの異常の要因に基づき、異常の要因に対応する前記アドレスへジャンプし、該アドレスに記憶された前記データを読み出すジャンプ処理部(S12)と、
読み出された前記データの誤りを前記誤り訂正符号に基づいて検出するとともに、誤りが検出された前記アドレスを記憶するECC機能部(24)と、
を備える制御装置。
IPC (2件)：
G06F 11/10 ( 200 6.01)
, G06F 11/07 ( 200 6.01)
G06F 11/10 648
, G06F 11/07 140 R
, G06F 11/07 140 N
