文献

J-GLOBAL ID：202002211047654778   整理番号：20A1998048

高レベル合成を用いたFPGAベースLDPC復号器の最適化【JST・京大機械翻訳】

Optimization of FPGA-based LDPC decoder using high-level synthesis

著者 (3件)： Choi Geon (Hanyang University) ,  Park Kyeong-Bin (Hanyang University, Seoul, Republic of Korea) ,  Chung Ki-Seok (Hanyang University)
資料名： ACM Proceedings  (ACM Proceedings)
号： ICCIP ’18  ページ： 256-259  発行年： 2018年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低密度パリティチェック(LDPC)符号は,優れた誤り訂正能力のために,様々な通信と記憶システムで広く使われている。本論文では,高レベル合成(HLS)を用いたLDPC復号器のフィールドプログラマブルゲートアレイ(FPGA)実装を提示した。HLSは高レベル記述からハードウェア実装を合成できるので,設計時間を減らし,様々な設計代替案を探索するのに非常に有効である。FPGAの最大利点の一つは柔軟性であり,従って,FPGAのためのHLSは,良好なハードウェア合成方法として広く採用される。本論文では,高レベル言語におけるLDPC復号器を記述し,SDSoCと呼ばれるHLSツールを用いて復号器を合成した。提案した設計は,従来の設計よりもハードウェア資源と電力消費量が少ない直列LDPC復号器である。連続復号器の主な欠点は遅い速度である。このような欠点を克服するために,アレイ分割,ループ非回転,パイプライン化法,および固定点変換のような最適化技術を適用した。これらの技術の適用により,提案した実装の復号化速度は,非最適化実装およびソフトウェアベースのLDPC復号器のそれぞれよりも8.11倍および2.79倍高速であった。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *最適化 ,  最適化手法 ,  電力消費 ,  *復号器 ,  復号化 ,  誤り訂正能力 ,  記憶方式 ,  高水準言語 ,  ハードウェア ,  ソフトウェア ,  パイプライン処理 ,  パリティ検査 ,  *FPGA ,  誤り訂正符号
準シソーラス用語： *LDPC ,  ハードウェア実装 , 【Automatic Indexing@JST】

著者キーワード (5件)： SDSoC ,  誤り訂正符号 ,  フィールドプログラマブルゲートアレイ ,  高位合成 ,  低密度パリティ検査

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (5件)： 高レベル ,  FPGA ,  LDPC ,  復号器 ,  最適化