文献
J-GLOBAL ID:202002212284836220   整理番号:20A0954678

非同期パイプライン化イベント駆動アーキテクチャと時間遮蔽レベル交差ADCを持つiotデバイスのための20.2A57Wソフトウェア定義常時ウェークアップチップ【JST・京大機械翻訳】

20.2 A 57nW Software-Defined Always-On Wake-Up Chip for IoT Devices with Asynchronous Pipelined Event-Driven Architecture and Time-Shielding Level-Crossing ADC
著者 (7件):
資料名:
巻: 2020  号: ISSCC  ページ: 314-316  発行年: 2020年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
IoTデバイスは通常,ランダムなスパースイベントシナリオ(図20.2.1)で動作する。失われたイベントを避けるために,伝統的に,周期的な周波数アップ周波数[1]は,平均イベント率よりも大きくなければならず,巨大な電力を浪費する。新しい事象駆動アプローチは,超低出力のウェークアップ回路を用いて,電力ハングリー高性能システム(HPS)をトリガすることを追求する。DSPベースとニューラルネットワークベースの特徴抽出による最先端のウエイクアップチップは,12nW[2],1μW[3],および142nW[4]を消費する。しかし,それらは低帯域幅の専用音声/音響信号にのみ応答できる。2.2μWのパワーをもつもう一つのウェークアップチップは,汎用用途に対する可能性を示しているが,パターン認識技術は多くのIoTデバイスに対して複雑であり,パワーハングリーである。コストを考慮すると,汎用的で連続的に出現するIoT応用と時間-市場,超低電力のソフトウェアによって定義される汎用のウェークアップチップが非常に望まれているが,まだ報告されていない。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (5件):
分類
JSTが定めた文献の分類名称とコードです
音声処理  ,  医用画像処理  ,  符号理論  ,  NMR一般  ,  専用演算制御装置 

前のページに戻る