抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
CPU速度のスケーリングにおけるリンク速度の増加と減速によって,ソフトウェアにおけるパケットスケジューリングは,より低い精度とより高いCPU利用をもたらす。NICのようなハードウェアへのパケットスケジューリングをオフロードすることにより,これらの欠点を潜在的に克服できる。しかし,ソフトウェアパケットスケジューラの柔軟性を保持するために,ハードウェアにおけるパケットスケジューラはプログラマブルであり,一方,高速でスケーラブルである。ハードウェアにおける最先端のパケットスケジューラは,スケーラビリティ(Push-In-First-Out(PIFO)),あるいは広範囲のパケットスケジューリングアルゴリズム(First-In-First-Out(FIFO))を表現する能力のいずれかに妥協する。さらに,PIFOのような一般的なスケジューリングプリミティブでさえ,パケットスケジューリングアルゴリズムの特定の鍵クラスを表現するのに十分表現されない。そこで本論文では,PIFOのように,PIFOのようなPIFOプリミティブの一般化を提案し,PIFOのように,リストの頭部からデキューを許すだけのPIFOとは異なり,PIEOは,デキューにおけるプログラマブルな述語ベースのフィルタリングをサポートすることにより,リストの任意の位置からデキューを許す。次に,PIEOスケジューラの高速でスケーラブルなハードウェア設計を示し,FPGA上でプロトタイプを試作した。全体として,PIEOスケジューラはPIFOよりもより表現的で30倍以上スケーラブルである。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】
