文献

J-GLOBAL ID：202002213003737536   整理番号：20A1367755

BRU:実時間マルチコアプロセッサのための帯域幅調整ユニット【JST・京大機械翻訳】

BRU: Bandwidth Regulation Unit for Real-Time Multicore Processors

著者 (3件)： Farshchi Farzad (University of Kansas) ,  Huang Qijing (University of California,Berkeley) ,  Yun Heechul (University of Kansas)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： RTAS  ページ： 364-375  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチコアプロセッサの貧弱な時間予測は,共有メモリ資源におけるコンテンションによる実時間システムにおける採用を妨げるよく知られた問題である。本論文では,細粒時間間隔でコアメモリ帯域幅制御を可能にするドロップインハードウェアモジュールである帯域幅制御ユニット(BRU)を提案した。さらに,BRUは帯域幅利用を改善するために,複数のコアのメモリアクセス帯域幅を集合的に制御する能力を持っている。ソフトウェア調整方法のオーバヘッドを除くことに加えて,SD-VBSと合成ベンチマークを用いた評価結果は,BRUがリアルタイムタスクの時間予測性を改善する一方,メモリシステム帯域幅をよりよく利用するためにベストエフォートタスクを削除することを示した。さらに,7nm技術ノードに対する設計を合成し,BRUのチップ面積オーバヘッドが無視できることを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶方式 ,  ハードウェア ,  *帯域幅 ,  ソフトウェア ,  ベンチマーク ,  共有メモリ ,  予測可能性
準シソーラス用語： コンテンション ,  帯域制御 ,  ベストエフォート ,  メモリアクセス ,  オーバヘッド ,  時間間隔 ,  *マルチコアプロセッサ ,  チップ面積 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： 実時間 ,  マルチコアプロセッサ ,  帯域幅