文献

J-GLOBAL ID：202002214254378717   整理番号：20A1632534

メモリ中心アーキテクチャのためのGen-Zプロトコルのハードウェア実装と解析【JST・京大機械翻訳】

Hardware Implementation and Analysis of Gen-Z Protocol for Memory-Centric Architecture

著者 (3件)： Hong Seokbin (Electronics and Telecommunications Research Institute, Daejeon, South Korea) ,  Kwon Won-Ok (Electronics and Telecommunications Research Institute, Daejeon, South Korea) ,  Oh Myeong-Hoon (Electronics and Telecommunications Research Institute, Daejeon, South Korea)
資料名： IEEE Access  (IEEE Access)
巻： 8  ページ： 127244-127253  発行年： 2020年 
JST資料番号： W2422A  ISSN： 2169-3536  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： メモリ集約型アプリケーションの増加に伴い,メモリ中心アーキテクチャが,中央処理ユニット(CPU)がファブリック結合メモリのプールにアクセスすることが提案されている。このアーキテクチャは,システム要素の依存性を除去し,独立アップグレードサイクルと細粒資源制御を達成する利点を提供する。しかしながら,メモリ中心アーキテクチャの開発は,メモリとCPU間の低待ち時間と高帯域幅通信を達成するための新しいハードウェアとソフトウェアを必要とする。本論文は,超低待ち時間と超高帯域幅のために最適化された新しいユニバーサルシステム相互接続であるGen-Zを用いたメモリ中心アーキテクチャのハードウェアプロトタイプを提示した。Gen-Zハードウェアプロトタイプをコア仕様1.0aに従って設計し,2種類のホストインタフェイスに実装した。本研究では,Gen-Zハードウェアプロトタイプの性能,即ち,待ち時間とスループットを測定し,それを固体駆動(SSD)と局所メモリと比較した。実験結果は,Gen-Zプロトコルを利用する特定の書込み要求のための遠隔メモリアクセスの性能がSSDとローカルメモリのものより良いことを示した。さらに,Gen-Zプロトタイプの性能を改善するための方法を論じた。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *記憶装置 ,  最適化 ,  相互接続 ,  通信 ,  応用プログラム ,  *ハードウェア ,  ソフトウェア ,  スループット ,  待ち時間 ,  処理装置 ,  *計算機アーキテクチャ ,  プロトタイプ
準シソーラス用語： *ハードウェア実装 ,  遠隔メモリ ,  ホストインタフェイス , 【Automatic Indexing@JST】

分類 (2件)： 符号理論  (ND02030R) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： アーキテクチャ ,  プロトコル ,  ハードウェア実装 ,  解析