文献

J-GLOBAL ID：202002215912036286   整理番号：20A0953520

14nm FinFET技術のアナログフロントエンド設計の展望【JST・京大機械翻訳】

Analog front-end design perspective of a 14 nm finFET technology

著者 (3件)： Ratti L. (Universita` di Pavia,Dipartimento di Ingegneria Industriale e dell’Informazione,Pavia,Italy,I-27100) ,  Manghisoni M. (Universita` di Bergamo,Dipartimento di Ingegneria e Scienze Applicate,Dalmine,BG,Italy,I-24044) ,  Re V. (Universita` di Bergamo,Dipartimento di Ingegneria e Scienze Applicate,Dalmine,BG,Italy,I-24044)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： NSS/MIC  ページ： 1-3  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 14nmのフィンFET技術からのN-およびP-型トランジスタを,アナログフロントエンド応用の観点から,静的電流-電圧特性,小信号パラメータおよび雑音特性の観点から試験した。デバイスの電気的特徴は,平面CMOS技術により運ばれるスケーリング傾向に適合することが分かった。標準的ではないバルクCMOSプロセスとの比較により,平面,単一ゲートから垂直,多重ゲート構造への遷移が素子アナログ性能に大きく影響しないことを指摘した。本論文は,異なるゲート長と幅を特徴とし,弱から中程度の反転領域で動作するトランジスタの雑音特性に特に焦点を合わせた。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *トランジスタ ,  電気的性質 ,  電流電圧特性 ,  アナログ系 ,  雑音特性
準シソーラス用語： ゲート長 ,  CMOSプロセス ,  *FinFET ,  *アナログフロントエンド ,  CMOS技術 ,  多重ゲート , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： FinFET ,  アナログフロントエンド ,  設計 ,  展望