文献

J-GLOBAL ID：202002218265740783   整理番号：20A1868661

異種CPU-FPGAアーキテクチャのための協調実行戦略の解析とモデリング【JST・京大機械翻訳】

Analysis and Modeling of Collaborative Execution Strategies for Heterogeneous CPU-FPGA Architectures

著者 (11件)： Huang Sitao (University of Illinois at Urbana-Champaign, Urbana, IL, USA) ,  Chang Li-Wen (Microsoft & University of Illinois at Urbana-Champaign, Bellevue, WA, USA) ,  El Hajj Izzat (University of Illinois at Urbana-Champaign, Urbana, IL, USA) ,  Garcia de Gonzalo Simon (University of Illinois at Urbana-Champaign, Urbana, IL, USA) ,  Gomez-Luna Juan (ETH Zuerich, Zuerich, Switzerland) ,  Chalamalasetti Sai Rahul (Hewlett Packard Labs, Palo Alto, CA, USA) ,  El-Hadedy Mohamed (Cal Poly Pomona, Pomona, CA, USA) ,  Milojicic Dejan (Hewlett Packard Labs, Palo Alto, CA, USA) ,  Mutlu Onur (ETH Zuerich, Zuerich, Switzerland) ,  Chen Deming (University of Illinois at Urbana-Champaign, Urbana, IL, USA) ,  Hwu Wen-mei (University of Illinois at Urbana-Champaign, Urbana, IL, USA)
資料名： ACM Proceedings  (ACM Proceedings)
号： ICPE ’19  ページ： 79-90  発行年： 2019年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 不均一CPU-FPGAシステムは,改善された性能とエネルギー効率のためにCPUとFPGA間のよりタイトな統合に向けて進化している。同時に,プログラム可能性も高レベル合成ツール(例えば,OpenCLソフトウェア開発キット)によって改善して,それはプログラム者が高水準プログラミング言語でそれらの設計を表現して,時間消費とエラー傾向のレジスタ転送レベル(RTL)プログラミングを避けることができる。従来の緩い結合加速器モードでは,FPGAはオフロードアクセラレータとして動作し,そこでは全カーネルがFPGA上で動作し,CPUスレッドは結果に待つ。しかしながら,CPUとFPGAのより緊密な統合は,微細粒協調実行の可能性,すなわち,同じ作業負荷で同時に動作する両方のデバイスを有する。そのような協調実行は,CPUスレッドとFPGA同時性の両方を採用することによって,全体のシステム資源のより良い利用をして,それによってより高い性能を達成した。本論文では,OpenCL高レベル合成を用いてCPUとFPGA間の協調実行の可能性を調べた。最初に,様々な協調技術(すなわち,データ分割とタスク分割)を比較し,それらの間のトレードオフを評価した。最も適切な分割戦略を選択することは,2xまで性能を向上できることを観測した。第2に,協調CPU-FPGAコンテキストにおける一般的最適化技術,カーネル重複の影響を研究した。一般的傾向は,カーネル重複がメモリ帯域幅が飽和するまで性能を改善することを示した。第3に,著者らは,アプリケーション開発者が,異なる分割戦略の間で選択するためにCPU-FPGA協調アプリケーションを設計するときに使用できるという新しい洞察を提供する。異なる分割戦略は,異なるトレードオフ(例えば,タスク分割は,より多くのカーネル重複を可能にし,一方,データ分割は,より低い通信オーバヘッドおよびより良い負荷バランスを持つ)が,しかし,それらは,協調実行戦略が使用されない従来のCPU-FPGAシステム上での実行を一般的に凌駕することを発見した。したがって,将来の不均一CPU-FPGAシステム(例えば,微細粒共有仮想メモリのようなOpenCL2.0特徴)において,より多くの統合を主張する。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 加速器 ,  記憶装置 ,  プログラミング言語 ,  最適化手法 ,  応用プログラム ,  帯域幅 ,  仮想記憶方式 ,  ソフトウェア開発 ,  *計算機アーキテクチャ ,  性能分析 ,  *FPGA ,  スレッド
準シソーラス用語： 通信オーバーヘッド ,  アクセラレータ ,  OpenCL , 【Automatic Indexing@JST】

著者キーワード (4件)： cpu-fpgaアーキテクチャ ,  異種システム ,  Opencl ,  性能解析

分類 (3件)： 言語プロセッサ  (JD03040F) ,  計算機システム開発  (JD02010R) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (7件)： CPU ,  FPGA ,  アーキテクチャ ,  協調 ,  戦略 ,  解析 ,  モデリング