抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文は,デュアルデータレート(DDR)でパケットを経路し,パイプラインバイパスを可能にするネットワークオンチップであるフリーウェイNoCを導入した。ルータデータパスが制御よりも高速であるという観察に基づき,最近のNoC設計は,制御によるよりも,スイッチとリンクトラバースだけによって定義されるレートに対するスループットを改善するDDRにおいて,flitsをルーティングすることを可能にした。しかし,そのようなDDR NoCはホップ当たり多重サイクルを必要とするので,高いパケット待ち時間に悩まされる。低トラヒック負荷での待ち時間を低減する一般的方法はパイプラインバイパスであり,次に,出力ポートにコンテンションフリーな方法を見つけるflitsはスイッチを直接横断できる。既存の単一データ速度(SDR)NoCルータはそれをサポートするが,DDRルータへのパイプラインバイパスの適用はより挑戦的である。それは,DDR NoCスループット利点を妥協するサイクル時間に加える付加的バイパス論理を必要とする。フリーウェイNoC設計は,DDRルータ上でパイプラインバイパスを制約し,その論理を直線に単純化する。従って,それはDDRルータサイクル時間とスループットに影響を及ぼすことなく,低いパケット待ち時間を提供する。次に,低トラフィック負荷において,flitがソースから目的地までその方法を取ることに加えて,他のホップはすべてスイッチの遅延とリンクトラバースに等しい最小待ち時間を潜在的に提供することができた。28nm技術のポスト位置および経路結果は,上記のものを確認し,また,ゼロ負荷待ち時間が,現在の最先端のNoCよりもホップ数に良いことを示した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】