文献

J-GLOBAL ID：202002219756140456   整理番号：20A2076560

キャッシュ階層におけるRICH実行削減【JST・京大機械翻訳】

RICH implementing reductions in the cache hierarchy

著者 (5件)： Dimic Vladimir (Universitat Politecnica de Catalunya) ,  Moreto Miquel (Universitat Politecnica de Catalunya) ,  Casas Marc (Barcelona Supercomputing Center) ,  Ciesko Jan (Sandia National Laboratories) ,  Valero Mateo (Universitat Politecnica de Catalunya)
資料名： ACM Proceedings  (ACM Proceedings)
号： ICS ’20  ページ： 1-13  発行年： 2020年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 削減は,高性能で科学的コンピューティングにおける頻繁なアルゴリズムパターンを構成する。現代プロセッサ上で,それらの正確でスケーラブルな同時実行を確保するために,洗練された技法が必要である。大規模アレイの削減は,従来のアプローチが低性能スケーラビリティのために常に適用できない最も厳しいケースである。これらの課題に取り組むために,アーキテクチャおよび並列プログラミングモデル拡張に依存するランタイム支援ソリューションであるRICHを提案した。RICHは,キャッシュ階層における低減変数を,追加キャッシュ機能ユニットの助けにより更新する。このプログラミングモデル拡張は,OpenMPのような共有メモリ環境に対して,最も関連する並列プログラミング解に適合する。RICHはISAを修正せず,事前コンパイルした外部ライブラリからの削減を伴うアルゴリズムの使用を可能にする。実験は,著者らの解法が,最先端のハードウェアベースの方式と比較して,平均で11.2%の性能改良を達成し,一方,2.4%の面積と3.8%の電力オーバヘッドを導入することを示した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  電力 ,  *キャッシュメモリ ,  ハードウェア ,  演算プロセッサ ,  計算機アーキテクチャ ,  共有メモリ
準シソーラス用語： OpenMP ,  プログラミングモデル ,  並列プログラミング ,  オーバヘッド , 【Automatic Indexing@JST】

著者キーワード (4件)： キャッシュ ,  還元 ,  共有メモリ ,  タスクベースプログラミングモデル

分類 (1件)： ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (3件)： キャッシュ ,  階層 ,  RICH