文献

J-GLOBAL ID：202002221480976920   整理番号：20A0953700

交差遅延線による3D(x,y,t)イメージングのためのFPGAにおける先進システム【JST・京大機械翻訳】

Advanced System in FPGA for 3D (X, Y, t) Imaging with Cross Delay-Lines

著者 (10件)： Lusardi N. (Information and Bioengineering - DEIB,Politecnico di Milano,Milano,MI,Italy,20133) ,  Garzetti F. (Information and Bioengineering - DEIB,Politecnico di Milano,Milano,MI,Italy,20133) ,  Corna N. (Information and Bioengineering - DEIB,Politecnico di Milano,Milano,MI,Italy,20133) ,  Reale A. (Information and Bioengineering - DEIB,Politecnico di Milano,Milano,MI,Italy,20133) ,  Geraci A. (Information and Bioengineering - DEIB,Politecnico di Milano,Milano,MI,Italy,20133) ,  Dobovicnik E. (University of Trieste,DEEI,Trieste,Italy,34100) ,  Cautero G. (Elettra Sincrotrone Trieste,Trieste,Italy) ,  Dri C. (Elettra Sincrotrone Trieste,Trieste,Italy) ,  Sergo R. (Elettra Sincrotrone Trieste,Trieste,Italy) ,  Stebel L. (Elettra Sincrotrone Trieste,Trieste,Italy)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： NSS/MIC  ページ： 1-4  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： イベントの検出を含む多くの実験において,情報は相互作用の発生の位置と時間の両方によって表現される。後者に対しては,分解能はシステムのグローバル汎用性と高速実時間計算に適合しなければならない一次需要である。この種の測定に基づいて,X-Y位置と各検出事象の到着時間tを同時に提供する検出器を示した。これらの検出器の中で,交差遅延線(CDL)検出器は参照解の一つであり,事象の位置を決定するために検出時間の情報を使用する。正確な時間測定と高速計算時間分解実験の要求は,現在,フィールドプログラマブルゲートアレイ(FPGA)デバイスの空間計算環境による時間-ディジタル変換器(TDC)アーキテクチャの組合せにより,最良に実現されている。非常に有望な結果が達成されているが,イメージング応用に必要な時間分解能は依然として重大な制限因子である。[5]で導入された以前のシステムから出発して,多チャネルTDCが全体の効率を最大にするために効率的な読出し論理と結合される,ハードウェアとファームウェア部品の両方におけるこのシステムの再設計を提案する。特に,TDCは積分非線形誤差(INL)を全スケール範囲の50ns以上の80psから0.5ms以上の4psまで低減し,1psまでの分解能と12psより低いチャネルの単一ショット精度を維持した。これにより,CDL検出器の検出画像の全体的性能が大幅に改善され,INLによる局所収差なしに,空間X/Y精度が35/50mm r.m.sになった。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 時間測定 ,  収差 ,  相互作用 ,  *遅延線 ,  *画像処理 ,  ファームウェア ,  ハードウェア ,  検出器 ,  *三次元 ,  チャネル ,  高速計算 ,  計算機アーキテクチャ ,  *FPGA
準シソーラス用語： マルチチャネル ,  時間ディジタル変換器 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 交差 ,  遅延線 ,  3D ,  イメージング ,  FPGA