文献

J-GLOBAL ID：202002221658725739   整理番号：20A0334730

MOSFETスイッチを用いた位相遅延容量インタフェイス回路技術の改善【JST・京大機械翻訳】

Improving the phase delay capacitive interface circuit technique using MOSFET switches

著者 (3件)： Meng Yuan (200 Broun Hall, Department of Electrical and Computer Engineering, Auburn University, AL 36849-5412, United States of America) ,  Dean Robert N (200 Broun Hall, Department of Electrical and Computer Engineering, Auburn University, AL 36849-5412, United States of America) ,  Adams Mark L (200 Broun Hall, Department of Electrical and Computer Engineering, Auburn University, AL 36849-5412, United States of America)
資料名： Measurement Science and Technology  (Measurement Science and Technology)
巻： 31  号： 2  ページ： 025107 (10pp)  発行年： 2020年 
JST資料番号： C0354C  ISSN： 0957-0233  CODEN： MSTCEP  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 既知の抵抗と未知の静電容量を持つRCネットワークの位相遅れを測定することは,キャパシタンスの値を決定するための簡単な技術である。この技術では,入力矩形波信号の状態をCMOSインバータによりバッファし,出力における位相遅延に従ってパルス幅変調(PWM)信号を生成するRCネットワークにより遅延させた。PWM信号のデューティサイクルは,抵抗が固定されるとき,未知の容量に比例する。しかし,この方法の応答は,位相遅れが未知のコンデンサの不完全な充電と放電過程により,約45°より大きい場合には,非常に非線形になる。未知のキャパシタを充電するためのPMOS FETと各測定サイクル中に放電するNMOS FETを持つ新しいMOSFETインタフェイス回路を示した。線形動作の範囲を拡大するこの方法を,シミュレーションで実証し,追加水の質量を測定するために,フリンジ電界容量センサを用いて実験的に検証した。新しい回路は線形動作を140.04°の位相遅れに拡張し,R2値は0.9989に達した。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *MOSFET ,  ネットワーク ,  線形性 ,  PWM【信号】 ,  矩形波 ,  NMOS構造 ,  電場 ,  放電 ,  コンデンサ ,  静電容量
準シソーラス用語： PMOS構造 ,  デューティサイクル ,  CMOSインバータ ,  *インタフェイス回路 ,  位相遅れ , 【Automatic Indexing@JST】

分類 (1件)： 干渉測定と干渉計  (BD07070G)

タイトルに関連する用語 (3件)： MOSFET ,  位相遅延 ,  インタフェイス回路