文献

J-GLOBAL ID：202002222328324581   整理番号：20A0551506

SoCにおける効率的DWT計算のための密結合リフティングハードウェア【JST・京大機械翻訳】

Closely-Coupled Lifting Hardware for Efficient DWT Computation in an SoC

著者 (4件)： Bansal Rajul (Academy of Scientific and Innovative Research (AcSIR), New Delhi, India) ,  Bansal Rajul (CSIR - Central Electronics Engineering Research Institute (CEERI), Pilani, Rajasthan, India) ,  Karmakar Abhijit (Academy of Scientific and Innovative Research (AcSIR), New Delhi, India) ,  Karmakar Abhijit (CSIR - Central Electronics Engineering Research Institute (CEERI), Pilani, Rajasthan, India)
資料名： Journal of Signal Processing Systems  (Journal of Signal Processing Systems)
巻： 92  号： 2  ページ： 225-237  発行年： 2020年 
JST資料番号： W2025A  ISSN： 1939-8018  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本論文では,システムオンチップ(SoC)環境における離散ウェーブレット変換(DWT)計算に必要なクロックサイクル数を低減するために,リフティングコプロセッサの密接に結合した統合を提案した。提案した統合アプローチは,プロセッサパイプラインの改造を必要とせずに,厳しく結合したコプロセッサの性能優位性を有するバス結合コプロセッサの再利用可能性の利点を組み合わせた。プロセッサとコプロセッサパイプラインの選択的デカップリングは,ミクロおよびマクロアーキテクチャレベルでの最小変化を通して達成できる再利用可能なインタフェイスを提供する。本論文では,自動化レジスタファイルアドレス生成により,コプロセッサ操作における自動レジスタファイルアドレス生成により,サイクル数の追加的削減を達成した。提案した統合手法を,LEON3プロセッサ周辺のSoCフレームワークを用いて実証した。適用事例に応じて,サイクル数の減少に関して20~50%の間の性能ブーストを達成することができた。Copyright Springer Science+Business Media, LLC, part of Springer Nature 2019 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： デカップリング ,  演算プロセッサ ,  *コプロセッサ ,  自動化 ,  インタフェイス ,  パイプライン処理 ,  計算機アーキテクチャ ,  応用プログラム
準シソーラス用語： 離散ウェーブレット変換 ,  *システムオンチップ , 【Automatic Indexing@JST】

著者キーワード (6件)： コプロセッサ統合 ,  SOC ,  システムオンチップ ,  リフティング ,  DWT ,  アプリケーション固有命令

分類 (1件)： 専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (5件)： SOC ,  DWT ,  計算 ,  リフティング ,  ハードウェア