文献

J-GLOBAL ID：202002222587777853   整理番号：20A2311682

EDTに基づく走査試験圧縮回路最適化手法【JST・京大機械翻訳】

Optimization method of scan test compression circuit based on EDT

著者 (3件)： Li Song (天津大学 微電子学院,天津 300072;天津市成像与感知微電子技術重点実験室,天津 300072) ,  Zhao Yiqiang (天津大学 微電子学院,天津 300072;天津市成像与感知微電子技術重点実験室,天津 300072) ,  Ye Mao (天津大学 微電子学院,天津 300072;天津市成像与感知微電子技術重点実験室,天津 300072)
資料名： Beijing Hangkong Hangtian Daxue Xuebao  (Beijing Hangkong Hangtian Daxue Xuebao)
巻： 46  号： 8  ページ： 1601-1609  発行年： 2020年 
JST資料番号： C2402A  ISSN： 1001-5965  CODEN： BHHDE8  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 集積回路の可試験性設計(DFT)においてより有効な試験ベクトル圧縮を実現するため、テストデータ容量とテスト時間を減らし、組込み式決定性テスト(EDT)のスキャンテスト圧縮方式を採用して、それぞれS13207、S15850、およびS15850、S15850。S38417とS38584ベンチマーク回路を最適化分析して,試験ベクトルとシフト周期が試験圧縮に影響する要因を研究し,固定試験ポートと固定圧縮率の走査テスト圧縮回路最適化方法を提案した。結果は,試験ポートの数が2であり,圧縮率が12,14,16,24であるときに,より良い圧縮効果があり,従来の自動試験ベクトル生成(ATPG)と比較して,固定故障の試験データ容量は3.96.4倍減少し,試験時間は3.86減少した。2倍、ジャンプ遅延故障のテストデータ容量は4.15.4倍減少し、テスト時間は3.85.2倍減少した。提案した方法は,試験ポートの数と圧縮率を変えて,試験圧縮に影響を及ぼす因子を検討し,走査試験圧縮回路の最適化設計案を与え,圧縮効率を改善し,大規模回路に対してシミュレーション検証を行い,集積回路の走査試験圧縮設計に適用できる。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： 圧縮率 ,  *最適化 ,  シミュレーション ,  集積回路 ,  ベクトル ,  故障 ,  *最適化手法 ,  自動試験 ,  ポート ,  可試験性
準シソーラス用語： ATPG ,  遅延故障 ,  ベンチマーク回路 ,  試験データ ,  スキャンテスト , 【Automatic Indexing@JST】

分類 (1件)： 飛しょう体の設計・構造  (QK04010H)

タイトルに関連する用語 (4件)： 走査 ,  試験 ,  圧縮回路 ,  最適化手法