不完全計算エレクトロニクスのための銅-葉ベースのプロセス【JST・京大機械翻訳】

de Mulatier Severine; de Mulatier Severine; Coulon David; Delattre Roger; Blayac Sylvain; Ramuz Marc

文献

J-GLOBAL ID：202002222625008780 整理番号：20A0230063

不完全計算エレクトロニクスのための銅-葉ベースのプロセス【JST・京大機械翻訳】

Copper-Leaf-Based Process for Imperceptible Computational Electronics

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=20A0230063&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=20A0230063&from=J-GLOBAL&jstjournalNo=W2482A") }}

著者 (6件)： , , , , ,
資料名：
巻： 6 号： 1 ページ： e1900787 発行年： 2020年
JST資料番号： W2482A ISSN： 2199-160X 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

不適切なエレクトロニクスは,トモルローの着用可能な技術において重要な役割を持っている。超薄センサ,電池,太陽電池およびアクチュエータのような個々の要素は文献で良く記述されているが,計算回路自体を構築する方法が不足している。構成要素と相互接続の重要な集積密度,ならびに多層化に関連するマイクロエレクトロニクスの標準に達する,柔軟で感知できない回路の製作のための新しいプロセスを示した。スタックは,導電層として450nmの厚さを持つ市販の装飾銅葉と数μmのパリレン基板を用いた。銅の葉はバルク銅(5.96×10~7S m-1)の高いコンプライアンスと伝導率の両方を示し,電気抵抗は完全な折畳みの5000サイクル以上で安定であった。このプロセスは,多層回路のための微細ピッチ集積,従来のはんだ付け法,および3段階の製造と組立プロセスに達するステンシルのないレーザパターン形成を必要とする。超薄,多層,軽量,心電図監視装置の機能性を実証した。これにより,剛体板から非感知エレクトロニクスへの急速なプロトタイピングのためのマイクロエレクトロニクス設計の直接的な移動が可能になる。Copyright 2020 Wiley Publishing Japan K.K. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

, , , , , , , , , , , , , ,

著者キーワード (4件)： , , ,

表面の電子構造 , 炭素とその化合物

, , , ,

前のページに戻る