文献

J-GLOBAL ID：202002225073267623   整理番号：20A2590683

FPGAに基づく構成可能浮動小数点ベクトル乗算ユニット設計の実現【JST・京大機械翻訳】

Design and implementation of configurable floating-point vector multiplication unit based on FPGA

著者 (2件)： Huang Zhaowei (東北師范大学 計算智能研究所,長春 130024) ,  Wang Lianming (海南熱帯海洋学院,海南 三亜572022)
資料名： Jisuanji Yingyong Yanjiu  (Jisuanji Yingyong Yanjiu)
巻： 37  号： 9  ページ： 2762-2765,2771  発行年： 2020年 
JST資料番号： C2536A  ISSN： 1001-3695  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： IEEE754浮動小数点標準を用いて設計したFPGA浮動小数点演算器におけるスループットと資源利用率の低さなどの問題に対して、演算精度と演算器数量が配置可能な並列浮動小数点ベクトル乗算ユニットを提案した。浮動小数点演算器の指数、尾数桁の配置可能設計を通じて、システムの資源利用率を高め、パイプライン技術を並列構造と結合し、データスループットを高める。EP4CE115型FPGAをテストプラットフォームとし、10組のFP14演算器を配置した場合、システムの論理資源占有は約4.2%で、ピークスループットは4.5GFLOPSに達した。結果は,提案した浮動小数点ベクトル乗算ユニットが,FPGAの資源利用率と演算スループットを効果的に改善し,同時に,高い移植性と汎用性を持ち,FPGAベクトル乗算の加速に適していることを示した。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： *ベクトル ,  演算器 ,  汎用性 ,  演算 ,  *乗算 ,  浮動小数点演算 ,  スループット ,  移植性 ,  *FPGA
準シソーラス用語： 資源利用 ,  *浮動小数点 , 【Automatic Indexing@JST】

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (5件)： FPGA ,  浮動小数点 ,  ベクトル ,  乗算 ,  設計