文献

J-GLOBAL ID：202002225436038264   整理番号：20A0911459

高レベル合成を用いた超低遅延ビデオ符号器の設計と実装【JST・京大機械翻訳】

Design and Implementation of Ultra-Low-Latency Video Encoder Using High-Level Synthesis

著者 (6件)： Fukava Kosuke (Graduate School of Engineering and Technology, Nihon University,Koriyama,Japan) ,  Mori Kaito (Graduate School of Engineering and Technology, Nihon University,Koriyama,Japan) ,  Imamura Kousuke (Institute of Science and Engineering, Kanazawa University,Kanazawa,Japan) ,  Matsuda Yoshio (Institute of Science and Engineering, Kanazawa University,Kanazawa,Japan) ,  Matsumura Tetsuya (college of Engineering, Nihon University,Koriyama,Japan) ,  Mochizuki Seiji (Graduate School of Engineering and Technology, Nihon University,Koriyama,Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ISPACS  ページ： 1-2  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 自律走行やバーチャルリアリティ(VR)のような実時間応用のために,著者らは以前に超低待ち時間ビデオ符号化法を提案した。これは,完全HDビデオのためのラインベースの処理を採用する。本論文では,超低待ち時間ビデオ符号器の設計と実装を提案した。ハードウェア量を減らすために,画像予測仕様を著者らの以前の研究のために最適化した。Xilinx FPGAのための高レベル合成(HLS)設計方法論を適用して,10677のLUT,3,714FFと66のDSPによる論理計算の実行結果を得た。実装したビデオ符号器は,有意な視覚劣化なしで,1.0μs低待ち時間と39.4%までの圧縮を達成した。結果として,低コストFPGAのために,コスト有効超低待ち時間ビデオ符号器を実装した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  視覚 ,  *録画装置 ,  待ち時間 ,  FPGA ,  バーチャルリアリティ
準シソーラス用語： ビデオ符号化 ,  実時間 ,  自律走行 ,  低遅延 ,  ビデオエンコーダ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 高レベル ,  低遅延 ,  ビデオ符号器 ,  設計 ,  実装