文献

J-GLOBAL ID：202002225958537773   整理番号：20A1947242

RISC-VISAを用いたステップによる実プロセッサステップの作成【JST・京大機械翻訳】

Making a real processor step by step using RISC-VISA

著者 (2件)： Jiangfang Yi (Peking University, China) ,  Hongwei Cui (Peking University, China)
資料名： ACM Proceedings  (ACM Proceedings)
号： TURC ’18  ページ： 121-122  発行年： 2018年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 他のコースと同じように,コンピュータアーキテクチャのLab Courceは,基本的な概念と理論の理解の強化に焦点を合わせる。著者らの研究室コースを完了することによって,学生は,UC BerkeleyのオープンソースISAであるRISC-Vを用いて,実際のプロセッサステップを歩くことができる。著者らは,マイクロプロセッサ工学パイプラインを設計し開発して,著者らの学生のシステム容量を開発するために,慎重に異なるモジュールを設計した。新しい研究室のセットを設計し,ファジィC-平均アルゴリズムのようないくつかの柔軟な管理戦略を用いて,教育の有効性を保証した。2017年にFall Semsterに適用した。フィードバックは,提案した目標を達成したことを示した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： パイプライン演算 ,  マイクロプロセッサ ,  *演算プロセッサ ,  有効性 ,  計算機アーキテクチャ ,  パイプライン処理 ,  *RISCマシン
準シソーラス用語： オープンソース , 【Automatic Indexing@JST】

著者キーワード (2件)： コンピュータアーキテクチャ ,  ラボコース

分類 (3件)： 汎用演算制御装置  (JC04020N) ,  技術教育  (JA01050T) ,  ディジタル計算機ハードウェア一般  (JC04010C)

タイトルに関連する用語 (3件)： RISC ,  VISA ,  プロセッサ