文献

J-GLOBAL ID：202002226515407508   整理番号：20A2076545

スパース行列のためのスパースTPU適応シストリックアレイ【JST・京大機械翻訳】

Sparse-TPU adapting systolic arrays for sparse matrices

著者 (10件)： He Xin (University of Michigan) ,  Pal Subhankar (University of Michigan) ,  Amarnath Aporva (University of Michigan) ,  Feng Siying (University of Michigan) ,  Park Dong-Hyeon (University of Michigan) ,  Rovinski Austin (University of Michigan) ,  Ye Haojie (University of Michigan) ,  Chen Yuhan (University of Michigan) ,  Dreslinski Ronald (University of Michigan) ,  Mudge Trevor (University of Michigan)
資料名： ACM Proceedings  (ACM Proceedings)
号： ICS ’20  ページ： 1-12  発行年： 2020年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 収縮アレイは高密度行列演算に広く用いられているが,スパース行列演算にはほとんど使用されていない。本論文では,GoogleのTensor処理ユニット(TPU)に類似して,マルチプライとアキュムレータ(MAC)ユニットの収縮期アレイが,スパース行列を効率的に処理するために適応できることを示した。TPU様加速器はMACユニットの2Dアレイ上に構築され,機械学習アルゴリズムにおける重要なカーネルであり,TPUのターゲットである高密度行列乗算のための高スループットと効率を実証した。本研究では,スパース行列を凝縮するための充填技術を最初に開発する共設計手法を採用し,次に,充填高密度マトリックス対応物に対する行列計算を収容するために,STPUと略称した,Sparse-TPUの,収縮アレイベースシステムを提案する。共設計手法の有効性を実証するために,合成および実世界スパース行列の広範な集合上でスパース行列ベクトル乗算を評価した。実験結果は,STPUが,TPUベースライン上で,整数(int8)と浮遊点(フロート32)実装に対して,それぞれ,4.39Xと19.79Xより低いエネルギーを消費しながら,16.08Xより高い性能を提供することを示した。一方,STPUは,フロート32実装のためのTPU基準線上の動的エネルギーにおいて,12.93%の面積オーバーヘッドと平均4.14%の増加を有した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 加速器 ,  凝縮 ,  ベクトル ,  演算 ,  乗算 ,  二次元 ,  *シストリックアレイ ,  学習アルゴリズム ,  *スパース行列
準シソーラス用語： Google ,  オーバヘッド ,  ハイスループット ,  行列積 ,  行列演算 ,  行列計算 , 【Automatic Indexing@JST】

著者キーワード (6件)： アプリケーション特異的ハードウェア ,  ハードウェア加速器 ,  ハードウェア-ソフトウエア共設計 ,  スパース行列凝縮 ,  スパース行列処理 ,  シストリックアレイ

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  数値計算  (JE02000J)

タイトルに関連する用語 (4件)： スパース行列 ,  TPU ,  適応 ,  シストリックアレイ