文献

J-GLOBAL ID：202002226638492425   整理番号：20A2321139

時間的GPU-シストリックアレイ統合によるDNN加速のための効率と柔軟性のバランス【JST・京大機械翻訳】

Balancing Efficiency and Flexibility for DNN Acceleration via Temporal GPU-Systolic Array Integration

著者 (9件)： Guo Cong (Shanghai Jiao Tong University) ,  Zhou Yangjie (Shanghai Jiao Tong University) ,  Leng Jingwen (Shanghai Jiao Tong University) ,  Zhu Yuhao (University of Rochester) ,  Du Zidong (Chinese Academy of Sciences,Institute of Computing Technology) ,  Chen Quan (Shanghai Jiao Tong University) ,  Li Chao (Shanghai Jiao Tong University) ,  Yao Bin (Shanghai Jiao Tong University) ,  Guo Minyi (Shanghai Jiao Tong University)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： DAC  ページ： 1-6  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 深層ニューラルネットワーク(DNN)スパイクのための特殊化ハードウェア加速器における研究興味は,最近,それらの優れた性能と効率のために,最近,スパイクした。しかしながら,今日のDNN加速器は,主に畳み込みや行列乗算のような特定の「カーネル」を加速し,これは,エンドツーエンドのDNN可能アプリケーションのほんの一部である。全体のアプリケーションに対する平均的な高速化は,しばしば,DNNアクセラレータに不適切である一方,大規模に並列であるサポート計算を必要とする。CPUまたはGPUのような汎用プロセッサの統合は,重要なデータ移動オーバヘッドを招き,DNN加速器上の資源利用を導いている。エンドツーエンドアプリケーションを加速するために,DNN加速器上で汎用プログラム可能性を提供する新しいアーキテクチャ設計と実行モデルである同時マルチモードアーキテクチャ(SMA)を提案した。SMAの鍵は,GPU様SIMD実行モデルとの収縮期実行モデルの時間積分である。SMAは,収縮期アレイ加速器とGPUの間に共有される共通成分を利用し,2つのモードをin situでスイッチする軽量再構成能力を提供する。SMAは,TensorCoreのベースラインVoltaアーキテクチャよりも23%少ないエネルギーを消費しながら,最大63%の性能改善を達成した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 加速器 ,  畳込み ,  再構成 ,  エンドツーエンド方式 ,  応用プログラム ,  ハードウェア ,  演算プロセッサ ,  高速化 ,  *シストリックアレイ ,  計算機アーキテクチャ ,  SIMD
準シソーラス用語： オーバヘッド ,  アーキテクチャ設計 ,  行列積 ,  アクセラレータ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： GPU ,  シストリックアレイ ,  統合 ,  加速 ,  バランス