文献

J-GLOBAL ID：202002228553986042   整理番号：20A2207247

0.18μm CMOS技術におけるスイッチとインバータベースCPを用いた広い周波数範囲の低ジッタ整数PLL【JST・京大機械翻訳】

A Wide Frequency Range Low Jitter Integer PLL with Switch and Inverter Based CP in 0.18 μm CMOS Technology

著者 (3件)： Sahani Jagdeep Kaur (ECED, Thapar Institute of Engineering and Technology, Patiala, India) ,  Singh Anil (ECED, Thapar Institute of Engineering and Technology, Patiala, India) ,  Agarwal Alpana (ECED, Thapar Institute of Engineering and Technology, Patiala, India)
資料名： Journal of Circuits, Systems, and Computers  (Journal of Circuits, Systems, and Computers)
巻： 29  号： 9  ページ： 2050142  発行年： 2020年 
JST資料番号： W0526A  ISSN： 0218-1266  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： シンガポール (SGP)  言語： 英語 (EN)

抄録/ポイント： 本論文は,0.025~1.6[数式:原文を参照]GHzの範囲の動作周波数のためのシステムオンチップアプリケーションで使用できる設計努力と電力を減らすために,低ジッタ,小面積,および広い周波数領域位相同期ループ(PLL)に基づくディジタル手法を設計することを目的とする。提案したPLLの全電力消費と面積を低減する,低電力,スケーラブルでコンパクトなチャージポンプを提案した。インバータと三状態バッファに基づく周波数位相検出器(PFD)をPLL用に提案した。PLLの同期時間を改善する高速である。また,擬似微分電圧制御発振器(VCO)をCMOSインバータゲートで設計した。インバータを,VCOの2つの出力の間の180°の位相差を維持するための位相補間器として使用した。また,インバータを可変キャパシタとして用いて,制御電圧で提案したVCOの周波数を変化させた。それは,低いジッタと広い周波数領域を有する提案PLLを可能にする良好な位相雑音性能を示した。PFD,チャージポンプおよびVCOのようなすべての主要なブロックを,ディジタルゲート方法論を用いて設計し,それにより,面積および電力を節約し,また,設計努力を低減した。また,これらのディジタル設計ブロックはPLLが低ジッタ小面積と広い範囲を持つことを可能にする。提案したPLLは1.8[数式:原文を参照]Vの電源電圧で0.18[数式:原文を参照]μmCMOS技術で設計した。出力クロックは1.6[数式:原文を参照]GHzで2.13[数式:原文を参照]psのサイクルツーサイクルジッタを持つ。VCOの位相雑音は100[数式:原文を参照]MHzのオフセットで-137[数式:原文を参照]dBc/Hzであり,提案したPLLで消費される全電力は1.6[数式:原文を参照]GHzで2.63[数式:原文を参照]mWであった。Copyright 2020 World Scientific Publishing Company All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電力 ,  クロック ,  電力消費 ,  位相同期ループ ,  *ジッタ ,  応用プログラム ,  位相 ,  VCO【発振器】 ,  位相雑音 ,  周波数領域 ,  *CMOS
準シソーラス用語： 位相差 ,  チャージポンプ回路 ,  システムオンチップ ,  電源電圧 , 【Automatic Indexing@JST】

著者キーワード (5件)： PLL ,  電圧制御発振器 ,  チャージポンプ ,  MOSFET ,  位相周波数検出器

分類 (2件)： 半導体集積回路  (NC03162T) ,  発振回路  (NC05020Y)

タイトルに関連する用語 (6件)： CMOS技術 ,  インバータ ,  CP ,  低ジッタ ,  整数 ,  PLL