文献

J-GLOBAL ID：202002229378002828   整理番号：20A1930026

スパース畳込みニューラルネットワークのための再構成可能アクセラレータ【JST・京大機械翻訳】

A Reconfigurable Accelerator for Sparse Convolutional Neural Networks

著者 (2件)： You Weijie (Fudan University, Shanghai, China) ,  Wu Chang (Fudan University, Shanghai, China)
資料名： ACM Proceedings  (ACM Proceedings)
号： FPGA ’19  ページ： 119  発行年： 2019年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 畳込みニューラルネットワーク(CNN)は,画像認識および他のAIアプリケーションにおいて非常に有用であることが示されている。CNNは通常計算的に集約的である。圧倒的な計算要求の課題に対処するために,研究者は,シナプス重みの数および計算量を減らすためにネットワーク圧縮法を提案した。本論文では,スパースCNN計算を効率的に行うFPGA上の入力列ベーススパース畳込みニューラルネットワーク加速器を提案した。DNNWEAVERアーキテクチャと同様に,このアクセラレータは,複数の処理ユニット(PU)を有する2レベルアーキテクチャ階層も用いて,各PUは基本処理要素(PEs)の集合を構成する。単一PUにおけるPEの数と設計におけるPUの数は,最良の性能のための異なるCNNに対して再構成可能である。このアーキテクチャは,Cambricon-Xに必要なデータ選択のための大きなマルチプレクサを必要とせず,従って,高性能のためのより大きな加速器設計に適している。さらに,全体の計算効率を最大化するために,異なるPU上の計算負荷のバランスをとるための重み併合法を提案した。評価のために,著者らは32のPUと14のPEsによって,著者らの設計を実行した。非スパースVGG16ネットワークに対するDNNWEAVER実装と比較して,Xilinx ZC706ボード上で100MHzで動作する3.6x高速化の全体的性能を得て,297GOPSの速度を達成した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 加速器 ,  *ネットワーク ,  シナプス ,  計算量 ,  多重装置 ,  応用プログラム ,  高速化 ,  計算機アーキテクチャ ,  FPGA ,  画像認識
準シソーラス用語： 計算効率 ,  *再構成可能性 ,  計算負荷 ,  *アクセラレータ ,  *畳込みニューラルネットワーク , 【Automatic Indexing@JST】

著者キーワード (3件)： 加速器 ,  fpga ,  スパース畳込みニューラルネットワーク

分類 (3件)： パターン認識  (JE07000S) ,  ニューロコンピュータ  (JC06010Q) ,  人工知能  (JE08000Z)

タイトルに関連する用語 (3件)： 畳込みニューラルネットワーク ,  再構成可能 ,  アクセラレータ