文献

J-GLOBAL ID：202002231633072533   整理番号：20A2551321

高位合成設計フローのためのテンソル最適化【JST・京大機械翻訳】

Tensor Optimization for High-Level Synthesis Design Flows

著者 (2件)： Siracusa Marco (Elettronica, Informazione e Bioingegneria, Politecnico di Milano, Milan, Italy) ,  Ferrandi Fabrizio (Elettronica, Informazione e Bioingegneria, Politecnico di Milano, Milan, Italy)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 39  号： 11  ページ： 4217-4228  発行年： 2020年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： テンソルデータ構造のデータ局所性を改善することは,機械学習と集中線形代数応用の性能を最大化するための重要な最適化である。CPUとGPUsは自動キャッシング機構によってデータ局所性を改善するが,FPGAは開発者がデータ構造割当てを指定する。この特徴は,高度なカスタマビリティを可能にするが,最新のアプリケーションの複雑性とメモリフットプリントの増加は,最適割当を見つけるための任意のマニュアルアプローチを考慮することを妨げる。この理由のために,高レベルソフトウェア記述のテンソル割当てを自動的に改善するコンパイラ最適化を提案した。最適化は,単純だが表現的コールバック関数によって調整できる柔軟なコストモデルによって制御された。この方法で,ユーザは最適化目標に関して最適化戦略を調整することができる。BambuオープンソースHLSフレームワークにおける最適化を統合する方法論を試験した。この設定では,Rosettaベンチマークにより提案された数字認識バージョンで14%高速化を達成した。さらに,CHStoneベンチマークセットに関する最適化をテストし,平均6%の高速化を達成した。最後に,著者らは,15%の高速化を得る航空宇宙領域からの2つの産業例に適用した。最終ステップとして,CPU上で走行するとき,Rosettaベンチマーク上で12%高速化を達成するClangソフトウェア最適化フローにおける最適化を挿入する著者らの方法論の汎用性を試験した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  *最適化 ,  *テンソル ,  データ構造 ,  線形代数 ,  応用プログラム ,  ソフトウェア ,  局所性 ,  高速化 ,  ベンチマーク ,  FPGA ,  機械学習
準シソーラス用語： キャッシング ,  *高位合成 ,  オープンソース , 【Automatic Indexing@JST】

分類 (1件)： CAD,CAM  (JE10000A)

タイトルに関連する用語 (4件)： 高位合成 ,  設計フロー ,  テンソル ,  最適化