文献
J-GLOBAL ID:202002231714653672   整理番号:20A0285611

ハイブリッドSTT-MTJ/CMOS回路を用いた新しい低電力・低トランジスタ数磁気演算論理ユニット【JST・京大機械翻訳】

A Novel Low Power and Reduced Transistor Count Magnetic Arithmetic Logic Unit Using Hybrid STT-MTJ/CMOS Circuit
著者 (3件):
資料名:
巻:ページ: 6876-6889  発行年: 2020年 
JST資料番号: W2422A  ISSN: 2169-3536  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
CMOS技術の主要な関心事の一つは,技術ノードが深いサブミクロン領域に下がるにつれて消費電力の増加である。スピン移動トルク(STT)スイッチング機構で動作する磁気トンネル接合(MTJ)は,その非揮発性,高速,高耐久性,CMOS互換性,および主に既存のCMOS技術によりもたらされる問題に対する解決策を提供できる低消費電力のために,CMOS時代後の最も有望なスピントロニクスデバイスの一つとして認識されている。ハイブリッドST-MTJ/CMOS回路に基づく磁気演算論理ユニット(P-MALU)の新しい論理インメモリ(LIM)アーキテクチャを提案した。シミュレーション結果により,二重パストランジスタ論理ベースのクロックCMOS ALU設計(DPTLC2MOS-ALU)と比較して,計算ユニットの全電力消費とトランジスタ数がそれぞれ28.44%と29.16%減少することを明らかにした。一方,修正磁気演算論理ユニット(M-MALU)は58.87%と45.16%であった。論理ユニットに対する平均電力消費の低減は,DPTLC2MOS-ALUおよびM-MALU設計よりも,それぞれ47.22%および42.42%少ないトランジスタと共に37.61%および52.55%であった。次に,モンテカルロ(MC)シミュレーションを,CMOSのプロセスと不整合の変化とMTJの抽出パラメータを組み込むことによって実行し,電力消費の観点からDPTL-C2MOS-ALU,M-MALUおよびP-MALU設計の挙動を研究した。すべてのシミュレーション結果は,P-MALUが,電力消費,遅延,および装置数の観点から,他の2つのALU設計より優れていることを明らかにした。さらに,P-MALU回路を4ビット算術演算に拡張した。VLSI回路における提案した設計の実現可能性を実証する,より高いビット動作のための設計の機能性を検証するために,電気シミュレーションを行った。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
専用演算制御装置  ,  パターン認識 

前のページに戻る