文献

J-GLOBAL ID：202002232993358946   整理番号：20A0971185

受動電荷共有ベース分割SAR ADCの解析【JST・京大機械翻訳】

Analysis of Passive Charge Sharing-Based Segmented SAR ADCs

著者 (2件)： Wang Aili (Department of Electrical and Computer Engineering, University of Washington, Seattle, WA, USA) ,  Shi C.-J. Richard (Department of Electrical and Computer Engineering, University of Washington, Seattle, WA, USA)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 28  号： 5  ページ： 1195-1206  発行年： 2020年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,容量ディジタル-アナログコンバータ(CDAC)における正確な参照ソースがビットキャパシタよりもβ倍大きく,参照電荷リザーバ(RCR)として知られている参照レベルに充電されるコンデンサにより置き換えられる受動電荷シャープベース分割逐次近似レジスタ(ADC)の理論解析を示した。分割SAR-ADCは,いくつかの最も重要なビット(MSBs)を計算するために粗いSAR-ADCを使用する。4つの方法,すなわち,ビットワイズRCRによる整列スイッチング(AS),サブサンプルワイズRCRによるAS,ビットワイズRCRsによる検出とスキップアラインメントスイッチング(DAS-AS),およびサブサンプルワイズRCRによるDAS-ASを,微細MSBsを設定するために導入した。有限参照キャパシタンスによる基準誤差の閉形式解析式を導出し,65nm CMOS技術における11ビット50MS/s分割SAR ADCの挙動モデリングと回路シミュレーションにより検証した。誤差表現を用いて,微細MSBsを設定するための4つの方法の一つを選択し,必要な線形性のためのβを決定するか,または正確な誤差補正のためのディジタル回路を実行することができる。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アラインメント ,  コンデンサ ,  スイッチング ,  *電荷 ,  逐次近似 ,  レジスタ ,  静電容量 ,  誤り訂正 ,  線形性 ,  ディジタル方式 ,  回路シミュレーション ,  ディジタル回路 ,  CMOS
準シソーラス用語： 閉形式 ,  理論解析 , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (4件)： 電荷共有 ,  SAR ,  ADC ,  解析