文献

J-GLOBAL ID：202002234662846935   整理番号：20A1036454

FinFETを用いたシングルエンド低電力ロバスト9T静的ランダムアクセスメモリ【JST・京大機械翻訳】

Single-Ended Low Power Robust 9T Static Random Access Memory Using FinFETs

著者 (2件)： Vijapur Pavankumar R. (M. Tech VLSI Design and Embedded Systems, R.V. College of Engineering, Bengaluru, India) ,  Uma B. V. (Department of Electronics and Communication Engineering, R.V. College of Engineering, Bengaluru, India)
資料名： Lecture Notes in Electrical Engineering  (Lecture Notes in Electrical Engineering)
巻： 649  ページ： 91-98  発行年： 2020年 
JST資料番号： W5070A  ISSN： 1876-1100  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： CMOS技術の進歩により,静的ランダムアクセスメモリ(SRAM)設計が非常に要求されるようになった。設計者は,読出し安定性,書込み能力および漏れ電力を改善することにより,性能を改善するいくつかの課題に直面している。提案した設計における設計は,漏れ電力を下げるために電力ゲーティング戦略を使用する。SRAMの2ビットライン方式では,ビットラインの充電または放電の形で,ある程度の電力が浪費されることが知られている。提案したセルの設計は,電源電圧1Vにおいて,二重ビット線SRAMと比較して,67.7%少ない漏れ電力,58.18%少ない書込み電力および70.78%少ない読取電力を消費した。それに加えて,設計には良好な読出し安定性,書込み能力,およびより良い読出し/書込み性能がある。Copyright Springer Nature Singapore Pte Ltd. 2020 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *電力 ,  漏れ電流 ,  SRAM ,  *RAM【メモリ】 ,  *ロバスト性
準シソーラス用語： *FinFET ,  電源電圧 ,  ビット線 ,  *低電力化 ,  漏れ電力 ,  CMOS技術 ,  パワーゲーティング ,  読出し , 【Automatic Indexing@JST】

著者キーワード (4件)： N曲線 ,  低漏れ電流 ,  FinFET ,  SRAM

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： FinFET ,  低電力 ,  ロバスト ,  ランダムアクセスメモリ