文献

J-GLOBAL ID：202002235958306449   整理番号：20A1868153

単一電源を用いた高安定性,低待機電力6トランジスタCMOS SRAMの開発【JST・京大機械翻訳】

Development of a high stability, low standby power six-transistor CMOS SRAM employing a single power supply

著者 (2件)： Kobayashi Nobuaki (Nihon University, Narashinodai, Funabashi-shi, Chiba, Japan) ,  Enomoto Tadayoshi (Chuo University, Kasuga, Bunkyo-ku, Tokyo, Japan)
資料名： ACM Proceedings  (ACM Proceedings)
号： ASPDAC ’19  ページ： 15-16  発行年： 2019年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ”書込み”と”読取”安定性の両方を拡張するだけでなく,単一低電源,90nm,2kビット,6トランジスタCMOS SRAMにおける低いスタンドバイ電力とデータ保持能力を達成するために,”Self-制御可能な電圧レベル(SVL)”回路と呼ぶ新しい回路を開発し,適用した。SVL回路は,それぞれ「読取」と「書込み」動作の単語線電圧を適応的に低く,より高い。また,それは「書込み」と「ホールド」操作と「読取」操作のためのメモリセル供給電圧を適応的に低く,より高い。SVL回路のSi面積オーバヘッドは従来のSRAMの1.383%である。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電圧 ,  *トランジスタ ,  *電力 ,  ケイ素 ,  記憶素子 ,  *SRAM ,  単語 ,  *CMOS
準シソーラス用語： 供給電圧 ,  *待機電力 ,  オーバヘッド ,  データリテンション ,  電圧レベル , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 安定性 ,  待機電力 ,  トランジスタ ,  CMOS ,  SRAM ,  開発