文献

J-GLOBAL ID：202002236750638536   整理番号：20A2277353

FPGAN:ソフトウェアとハードウェア共最適化によるグラフ注意ネットワークのためのFPGAアクセラレータ【JST・京大機械翻訳】

FPGAN: An FPGA Accelerator for Graph Attention Networks With Software and Hardware Co-Optimization

著者 (3件)： Yan Weian (School of Computer Engineering and Science, Shanghai University, Shanghai, China) ,  Tong Weiqin (School of Computer Engineering and Science, Shanghai University, Shanghai, China) ,  Zhi Xiaoli (School of Computer Engineering and Science, Shanghai University, Shanghai, China)
資料名： IEEE Access  (IEEE Access)
巻： 8  ページ： 171608-171620  発行年： 2020年 
JST資料番号： W2422A  ISSN： 2169-3536  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： グラフ注意ネットワーク(GATs)は,多重権限ノード分類ベンチマークテスト(トランスダクティブおよび誘導を含む)において優れた性能を示す。本研究の目的は,PyTorch基準線と比較して精度を損なうことなく,性能とエネルギー効率に関して大幅な改善を達成するグラフ注意ネットワークのためにFPGANと呼ばれるFPGAベースの加速器を実装することである。それはディジタル信号プロセッサ(DSPs)と大量のオンチップメモリへの依存性を除去して,低エンドFPGAデバイスでよく動作できる。アーキテクチャを通してアルゴリズムから完全なスタックを横断して,ソフトウェアとハードウェア共最適化によってFPGANを設計した。具体的には,モデルサイズを低減し,固定点計算を行う特徴を定量化し,シフト付加ユニット(SAU)で乗算加算セル(MAC)を置換し,DSPsへの依存性を除去し,ソフトMax関数を近似するための効率的なアルゴリズムを設計した。また,計算要求をさらに低減するために,活性化関数と融合操作を調整した。さらに,スケーラブルベクトル計算と効率的なメモリアクセスのために,すべてのデータをベクトル化し,整列させた。すべての上記の最適化を,GATsの様々な構造のための普遍的なハードウェアパイプラインに統合した。Intel Arria 10 GX1150と16GB DDR3メモリを持つInspur F10Aボードに関する設計を評価した。実験結果は,FPGANが,Nvidia Tesla V100で7.34倍高速化し,Xeon CPU Gold 5115で593倍,精度を維持し,エネルギー効率で48倍と2400倍であることを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  記憶装置 ,  *最適化 ,  *ネットワーク ,  乗算 ,  多重化 ,  *ハードウェア ,  *ソフトウェア ,  加算 ,  計算機アーキテクチャ ,  *FPGA ,  ディジタル信号プロセッサ
準シソーラス用語： ベクトル化 ,  メモリアクセス ,  *アクセラレータ , 【Automatic Indexing@JST】

分類 (4件)： 専用演算制御装置  (JC04030Y) ,  集積回路一般  (NC03161C) ,  図形・画像処理一般  (JE04010I) ,  パターン認識  (JE07000S)

タイトルに関連する用語 (7件)： ソフトウェア ,  ハードウェア ,  最適化 ,  グラフ ,  注意 ,  FPGA ,  アクセラレータ