文献

J-GLOBAL ID：202002237232635796   整理番号：20A1813453

ΔΣ66dBc最悪ケースインバンド分数スパーを達成する3.2~3.8GHzキャリブレーションフリー高調波混合器ベースデュアルフィードバック分数NPLL【JST・京大機械翻訳】

A 3.2-to-3.8GHz Calibration-Free Harmonic-Mixer-Based Dual-Feedback Fractional-N PLL Achieving -66dBc Worst-Case In-Band Fractional Spur

著者 (3件)： Osada Masaru (Department of Electrical Engineering and Information Systems, The University of Tokyo, Tokyo, Japan) ,  Xu Zule (Systems Design Lab., School of Engineering, The University of Tokyo, Tokyo, Japan) ,  Iizuka Tetsuya (Department of Electrical Engineering and Information Systems, The University of Tokyo, Tokyo, Japan; Systems Design Lab., School of Engineering, The University of Tokyo, Tokyo, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： VLSI Circuits  ページ： 1-2  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 分数N PLLのための二重フィードバックアーキテクチャを提案し,低平準を達成し,Delta-Sigma Modulator(DSM)からの位相雑音劣化を抑制した。1つの補助PLLの支援により,提案アーキテクチャは従来のアーキテクチャで生じる雑音増幅を回避する。提案したアーキテクチャの実現可能性を,λ≧69dBcの帯域外平線とλ>66dBc最悪ケースの帯域内分数平準を達成する,キャリブレーションフリー3.2~3.8GHzアナログ分数NPLLで実証した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 雑音 ,  高調波 ,  アナログ系 ,  混合装置 ,  周波数帯 ,  位相雑音 ,  *計算機アーキテクチャ
準シソーラス用語： Delta蛋白質 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 分数 ,  スパー ,  キャリブレーション ,  高調波 ,  混合器