文献

J-GLOBAL ID：202002238647695356   整理番号：20A2145992

高分解能ミリ波レーダのための高速データ収集システムのFPGA実装【JST・京大機械翻訳】

FPGA Implementation of High-Speed Data Acquisition System for High-Resolution Millimeter Wave Radar

著者 (6件)： Xie Yaping (Institude of Marine Electronic Engineering, Ocean College, Zhejiang University) ,  Zheng Qiangwen (Institude of Marine Electronic Engineering, Ocean College, Zhejiang University) ,  Li Junjie (Institude of Marine Electronic Engineering, Ocean College, Zhejiang University) ,  Yang Lijie (Zhejiang Lab,Hangzhou,China) ,  Song Chunyi (Institude of Marine Electronic Engineering, Ocean College, Zhejiang University) ,  Xu Zhiwei (Institude of Marine Electronic Engineering, Ocean College, Zhejiang University)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： MOCAST  ページ： 1-4  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,高解像度ミリ波レーダのための高速データ収集システムのFPGA実装を紹介した。高速データ収集システムの低電圧差動信号(LVDS)界面の転送帯域幅は7200Mbpsであり,4ミリ波レーダセンサのカスケードをサポートする。システムのDDR3界面の最大移動帯域幅は12800Mbpsであり,12ミリ波レーダセンサの高帯域幅サンプルデータ蓄積をサポートできる。システムにおけるギガビットEthernetインタフェイスの最大移動帯域幅は,1000Mbpsであり,それは,良好なスケーラビリティで,システム要求に従って転送速度を調整することができた。4つの高分解能77GHz FMCWミリ波レーダセンサーのカスケードのために本論文で設計した高速データ収集システムを使用することによって,このシステムは1.3度に近い角度分解能で撮像を達成できる。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 界面 ,  *データ収集システム ,  データ蓄積 ,  撮像 ,  伝送速度 ,  *EHF波 ,  帯域幅 ,  センサ ,  インタフェイス ,  *高分解能
準シソーラス用語： 低電圧 ,  ギガビットイーサネット ,  *EHF波レーダ ,  FPGA実装 ,  レーダセンサ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： 高分解能 ,  ミリ波レーダ ,  データ収集システム ,  FPGA実装