文献

J-GLOBAL ID：202002238826620293   整理番号：20A0954688

DRAMインタフェイスのための最小全遅延トラッキングと非同期校正方式を用いた101.6psの補正可能な誤り範囲を持つ22.6A 0.8~2.3GHz直交誤り訂正器【JST・京大機械翻訳】

22.6 A 0.8-to-2.3GHz Quadrature Error Corrector with Correctable Error Range of 101.6ps Using Minimum Total Delay Tracking and Asynchronous Calibration On-Off Scheme for DRAM Interface

著者 (5件)： Shin Soyeong (Seoul National University,Seoul,Korea) ,  Ko Han-Gon (Seoul National University,Seoul,Korea) ,  Jang Sungchun (SK hynix,Icheon,Korea) ,  Kim Dongkyun (SK hynix,Icheon,Korea) ,  Jeong Deog-Kyoon (Seoul National University,Seoul,Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ISSCC  ページ： 340-342  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： データ転送速度が増加すると,高速データ経路に用いられるクロック周波数も増加する。したがって,多相クロックは,減少したタイミング予算のために,タイミングマージンを緩和するために,DRAMsにおいて典型的に利用される。しかし,デバイス不整合による多相クロック間の位相誤差は,有効なデータサンプリングウィンドウを劣化させる。位相誤差を低減するために,いくつかの多相補正方式を提案した。アクティブ多相フィルタに基づく開ループ方式は小さなRMSジッタ寄与を示すが,誤差補正後の残留位相誤差はかなり変化し,その動作周波数範囲[1]において大きい。分散遅延同期ループ(DLL)[2]は最小RMSジッタを提供するが,残留位相誤差は各較正ループにおける誤差検出回路の不整合により無視できない。緩和振動子に基づく位相検出器による位相誤差補正器も不整合に敏感である。ディジタルDLLベースの方式は,不整合[4]の影響を除去するために共有ディジタルフィードバックループを採用する。しかし,量子化雑音とクロック経路遅延の増加により,分散DLLよりも大きなRMSジッタ寄与を示した。位相内クロックの遅延は常に中間点に固定されているので,ディジタル制御遅延線(DCDLs)の符号の全体集合はジッタに関して最適ではない可能性がある。クロック経路のジッタと全遅延は必要以上に増加するので,データアイの劣化につながる。本論文では,改良直交誤差補正器(QEC),すべてのDCDLs上の最小遅延符号から始まる較正を,較正後の動作状態における電力消費の低減のための非同期およびシームレス較正オン-オフ方式と共に提案した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： クロック ,  電力消費 ,  遅延線 ,  誤り検出 ,  ジッタ ,  位相 ,  開ループ系 ,  *直交性 ,  多相 ,  *DRAM ,  量子化雑音 ,  データパス
準シソーラス用語： 位相検出器 ,  クロック周波数 ,  位相誤差 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (8件)： DRAM ,  インタフェイス ,  遅延 ,  トラッキング ,  非同期 ,  校正 ,  誤り ,  誤り訂正