抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本発明発表は,コードベース暗号システムを実装するために必要な主要なハードウェア構成ブロックの導入を与える。暗号化,解読,および鍵生成のためのモジュールを含む二値Goppa符号を用いた,Niederreiter暗号システムの現代,FPGAベース,一定時間実装の詳細を提示する。提示はまた,コードベースの暗号システムの他の既存の実装の短い要約を含み,そのようなシステムを効率的に実装するための研究課題を提示する。現在,ポスト量子暗号アルゴリズムの5つの有望なクラスがある:ハッシュベース,コードベース,格子ベース,多変量,および同質性ベースの暗号。本研究では,符号ベース暗号,特に二値Goppa符号を用いたNiederreiter暗号に焦点を当てた。コードベースの暗号システム内の主要な設計課題は,暗号パラメータ(即ち,セキュリティレベル)と実用的側面,例えば,選択したパラメータから生じる鍵と計算速度のサイズの間の張力である。提示のコアは,暗号化,解読,および鍵生成[2,3]のためのモジュールを含む,著者らのバイナリGoppa符号ベースのNiederreiter暗号システムのFPGA実装に焦点を合わせる。タイミングサイドチャネル解析に対して保護するために,設計定数時間をどのように行うか,また,バイナリフィールドサイズ,Goppa多項式の程度,および符号長を含むセキュリティのための広範囲のパラメータ選択をサポートするために,設計を完全にパラメータ化する方法を示した。また,パラメータ化された設計は,ユーザが,スマートカードからサーバアクセラレータまでの多様なアプリケーションをサポートするために,時間-面積トレードオフのための設計パラメータを選択することを可能にする。「128ビットポスト量子セキュリティ」(すなわち,量子コンピュータに対する攻撃のコストが少なくとも2128量子演算であると仮定される)のパラメータに対して,時間最適化実装は,暗号文を解読する鍵および14291サイクルの公開および個人部分の両方の生成に対して966,400サイクルを必要とする。時間最適化設計では,121,806ALM(利用可能な論理の52%)と961RAMブロック(個人または教室使用のための本研究の一部のディジタルまたはハードコピーを作るための利用可能な許可の38%)は,コピーが製造されないか,または,商業利点のために分配されないか,そして,コピーが,この通知と,最初のページに関する完全な引用を担っていることを提供しない。著者(s)以外の他者によって所有される本研究の構成要素のための権利は, h赤色しなければならない。信用による抽象化が可能になった。そうでなければ,サーバ上で,または,リストに再分配するために,または,リストに再配分するために,事前の特定の許可および/または料金を必要とする。許可@acm.org.GLSVLSI’18,5月23~25,2018,Chicago,IL,USA 2018 Copyrightは所有者/オーター(s)によって開催された。出版権は,計算機械の協会に認可された。ACM ISBN 978-1-4503-5724-1/18/05.$15.00https://doi.org/10.1145/3194554.3194617メモリで,中間サイズのStratix V FPGA(5SGXEA7N)で約250MHzで運転する設計をもたらした。この効率的な設計を達成するために,行列システム化のためのGaussシステム装置,多項式評価のためのGao-Mateer付加FFT,均一分布置換を生成するための併合-ソートモジュール,および復号化[2,3]のための一定時間Berlekamp-Masseyモジュールなど,多くのビルディングブロックが必要であった。”この効率的な設計”のためには,多くのビルディングブロックが要求された;”マトリックスシステム化のためのGaussシステム装置”,多項式評価のためのGao-Mateer付加的FFT,および2,3]の復号化のための一定時間Berlekamp-Masseyモジュール。これらの設計選択を行う理由は,同様に提示でカバーされるであろう。コードベースの暗号への関心の増大を考えると,多くのプロジェクトが,Niederreiter暗号システムのハードウェア実装に焦点を合わせている。「128ビットのポスト量子セキュリティ」を有する著者らの全体のNiederreiter暗号の性能を提示し,他の既存のFPGAベースの実装と著者らの設計を比較した。先行研究は,設計のセキュリティレベルに達しておらず,この提示は,効率を維持しながら,高セキュリティ設計の達成を可能にする設計選択を強調する。著者らの現在の研究は,最新のプロセッサに関する最新のFPGA作業と最適化CPUベースの実装を,今日まで,最も速い設計である。本研究からの洞察に基づいて,提示は,異なるセキュリティレベルと性能目標のために容易に構成できる柔軟なハードウェアコアを設計する方法を示す。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】
