文献

J-GLOBAL ID：202002240783894353   整理番号：20A1813432

完全差動電圧ドメインで達成した位相誤り検出による3.3GHz 101fsrms-ジッタ,250.3dB FOM分数N DPLL【JST・京大機械翻訳】

A 3.3-GHz 101fsrms-Jitter, -250.3dB FOM Fractional-N DPLL with Phase Error Detection Accomplished in Fully Differential Voltage Domain

著者 (4件)： Wu Lianbo (ETH Zurich, Zurich, Switzerland) ,  Burger Thomas (ETH Zurich, Zurich, Switzerland) ,  Schonle Philipp (ETH Zurich, Zurich, Switzerland) ,  Huang Qiuting (ETH Zurich, Zurich, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： VLSI Circuits  ページ： 1-2  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,ゲート遅延依存時間領域と比較して,電力効率の良いPE検出がより高いCMRR,低いPVT感度,より微細な分解能および良好な線形性で達成できる,完全差動電圧(FDV)ドメインにおける位相誤差(PE)を解決する分数-N(Frac-N)ディジタル位相同期ループ(DPLL)を提示した。実装されたDPLLは,電圧ドメイン(Vドメイン)で10b DACによるfrac-N動作をカバーする。微分dv/dtランプを用いて,frac-N位相差を小範囲電圧誤差に線形に転送し,狭い範囲だが微細な分解能7b ADCによりディジタル化した。DPLLは,-56dBc最悪ケース分数平準で101fsの統合RMSジッタを達成し,-250.3dBのFoMに変換する9.2mWを消費する。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *電圧 ,  分解能 ,  微分 ,  *誤り検出 ,  *ジッタ ,  線形性 ,  *位相 ,  電力効率
準シソーラス用語： 位相差 ,  ゲートディレイ ,  位相誤差 ,  らんぷ ,  ディジタル化 ,  時間領域 ,  ディジタル位相同期ループ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： 差動 ,  ドメイン ,  位相 ,  誤り検出 ,  ジッタ ,  FOM ,  分数