文献
J-GLOBAL ID:202002240920936190   整理番号:20A0957069

ハードウェア支援パケットベースのディスパッチングとユーザレベルの実行インフラストラクチャーによる異種システムにおける効率的なジョブオフローディング【JST・京大機械翻訳】

Efficient Job Offloading in Heterogeneous Systems Through Hardware-Assisted Packet-Based Dispatching and User-Level Runtime Infrastructure
著者 (4件):
資料名:
巻: 39  号:ページ: 1017-1030  発行年: 2020年 
JST資料番号: B0142C  ISSN: 0278-0070  CODEN: ITCSDI  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
新しい不均一システムアーキテクチャは,電力と性能の両方の利点を提供するために,汎用プロセッサ,GPU,および他の専用計算ユニットをますます統合している。加速器によるシステム開発の動機は明らかであるが,性能とエネルギーに関して効率的なディスパッチ機構を設計することは重要である。本論文では,一般的なパケット処理ユニット(GPPU)と呼ばれるハードウェア,一般的,パケットベースのプロセスディスパッチユニット,およびパケット,待ち行列,コンテキストなどのGPPUオブジェクトへのユーザレベルアクセスを容易にする関連実行時間のインフラストラクチャを提示した。したがって,著者らは,従来の高価なユーザからカーネルレベルの操作の欠点,プログラミング生産性を妨げる低レベル加速器,および加速器の統一仮想アドレス空間を扱うようなアーキテクチャ障害とともに除去する。GPPUインフラストラクチャをデータストリーミング型加速器,画像フィルタリング,およびマトリックス乗算と統合することにより,このフレームワークの設計と評価を示し,統一仮想メモリを介してARMv8アーキテクチャと強固に結合した。スケーリング作業負荷の下で,提案したディスパッチ法は,ベースラインオフロードに対して3.7×性能改善を提供し,4.7×より良いエネルギー効率を得ることができる。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
CAD,CAM  ,  集積回路一般  ,  半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る