文献

J-GLOBAL ID：202002241190063023   整理番号：20A0964217

FPGAにおけるディジタルフィルタの実装と性能比較【JST・京大機械翻訳】

Implementation and Performance Comparison of Digital Filter in FPGA

著者 (3件)： K Thesni (Cochin University of Science and Technology,Department of Instrumentation,Kochi,India) ,  Praveen K (Electronics and Instrumentation Group, Indira Gandhi Centre for Atomic Research,Kalpakkam,India) ,  Srivani L (Electronics and Instrumentation Group, Indira Gandhi Centre for Atomic Research,Kalpakkam,India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICACCS  ページ： 589-594  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,有限インパルス応答(FIR)フィルタの異なる変種の設計,フィールドプログラマブルゲートアレイ(FPGA)におけるそれらの実装,およびハードウェアプラットフォームを用いた性能比較について述べた。フィルタの係数を,合成可能な最適有限単語長ディジタルフィルタを設計するために符号化整数項で表現した。本論文は,FPGAにおける実装のために必要な設計構造,資源利用および占有されたシリコン空間に焦点を合わせた。2つのフィルタ設計技術,Gaussウィンドウフィルタと最小二乗線形位相FIRフィルタを例証のために考慮した,MATLABを用いて,複数のタイプのディジタルフィルタをテストした。設計したフィルタを合成し,MATLABのHDL符号化ツールにより生成したHDLコードを用いて実装した。FIRフィルタは,FPGA製造者によって提供されたプレ実装ソフトIPコアを用いて実現される。最後に,フィルタをハードウェアプラットフォーム上に実装し,それらのリアルタイム性能とFPGAの資源利用を研究するために比較した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最小二乗法 ,  フィルタ ,  ケイ素 ,  *ディジタルフィルタ ,  フィルタ設計 ,  生産者 ,  ハードウェア ,  FIRフィルタ ,  単語 ,  *FPGA
準シソーラス用語： 性能比較 ,  MATLAB ,  IPコア ,  実時間 ,  有限インパルス応答 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： FPGA ,  ディジタルフィルタ ,  実装 ,  性能比較