文献

J-GLOBAL ID：202002241349154311   整理番号：20A0667557

サイドチャネル分析のための識別子としての[数式:原文を参照]テストと相互情報の比較【JST・京大機械翻訳】

A Comparison of [Formula : see text]-Test and Mutual Information as Distinguisher for Side-Channel Analysis

著者 (3件)： Richter Bastian (Horst Gortz Institute, Ruhr University Bochum, Bochum, Germany) ,  Knichel David (Horst Gortz Institute, Ruhr University Bochum, Bochum, Germany) ,  Moradi Amir (Horst Gortz Institute, Ruhr University Bochum, Bochum, Germany)
資料名： Lecture Notes in Computer Science  (Lecture Notes in Computer Science)
巻： 11833  ページ： 237-251  発行年： 2020年 
JST資料番号： H0078D  ISSN： 0302-9743  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： マスキングはサイドチャネル解析攻撃に対する最も広く研究された対策として知られている。マスク実装は一定の数の共有(マスキングの順序と呼ぶ)に基づいているので,それは依然として高次で漏れを示す。このような漏れを利用するためには,高次攻撃を反映して各次数で個々に高次統計モーメントを推定する必要がある。代わりに,10年以上にわたって知られている相互情報解析(MIA)は,鍵回復のための全分布を考慮することにより,そのようなモーメントベースの解析を回避する。最近,漏れ検出のための[数式:原文を参照]試験が提案されており,漏れの全体分布も解析されている。本研究では,これら2つの方式を比較し,それらの依存性を調べた。実際に,本研究の目標の一つは,一つが他のものより優れているかどうかを結論することである。理論的比較に加えて,2つの事例研究とそれらの対応する実用的評価を提示した。両方の事例研究はマスクされたハードウェア実装である。一つはPRESENTの閾値実装のFPGAベース実現であり,もう一つは商用スマートカード上のコプロセッサとしてのAES実装である。Copyright Springer Nature Switzerland AG 2020 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： スマートカード ,  コプロセッサ ,  マスキング ,  FPGA ,  高次統計量 ,  *事例研究 ,  モーメント
準シソーラス用語： ハードウェア実装 , 【Automatic Indexing@JST】

著者キーワード (3件)： カイ二乗試験 ,  相互情報分析 ,  サイドチャネル攻撃

分類 (2件)： 符号理論  (ND02030R) ,  データ保護  (JD01020V)

タイトルに関連する用語 (6件)： チャネル ,  分析 ,  識別子 ,  数式 ,  参照 ,  テスト