文献

J-GLOBAL ID：202002243244308799   整理番号：20A1487898

SEIR法を用いたカスケードアナログ混合信号ブロックの線形性試験【JST・京大機械翻訳】

A Linearity Testing of Cascaded Analog Mixed-Signal Blocks Using SEIR Method

著者 (3件)： Ishikawa Tatsuya (Keio University,Department of Electronic Engineering,Yokohama,Japan) ,  Pai Chia-Wei (Keio University,Department of Electronic Engineering,Yokohama,Japan) ,  Ishikuro Hiroki (Keio University,Department of Electronic Engineering,Yokohama,Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： I2MTC  ページ： 1-6  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,アナログフロントエンドシステムの試験におけるカスケードブロックである入力信号,増幅器およびアナログディジタル変換器(ADC)の歪みを分離する方法を提案した。提案技法は,低品質入力試験信号,増幅器とADCの非線形性を分離するために,刺激誤差同定と除去(SEIR)法を拡張した。システムモデルをMATLAB/Simulinkを用いて構築し,歪み,増幅器およびADCによる入力信号の非線形性を成功裏に分離した。12ビットADCで,各ブロックの推定誤差はシミュレーションにおいて1LSB未満であり,提案方法を測定によって検証した。提案方法における推定誤差,計算コスト,および各パラメータの間の関係を系統的に研究した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *増幅器 ,  試験信号 ,  システムモデル ,  線形性 ,  非線形性 ,  AD変換器 ,  Simulink ,  推定誤差 ,  計算コスト
準シソーラス用語： *混合信号 ,  MATLAB ,  アナログフロントエンド ,  入力信号 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： カスケード ,  アナログ ,  混合信号 ,  線形性 ,  試験