文献

J-GLOBAL ID：202002243261403466   整理番号：20A2551295

タイリング機会を持つタグレスキャッシュにおけるキャッシュ間トラヒックエンタングルメントの最適化【JST・京大機械翻訳】

Optimization of Intercache Traffic Entanglement in Tagless Caches With Tiling Opportunities

著者 (8件)： Swamy Saranam Chongala S. R. (Department of Computer Science and Engineering, Indian Institute of Technology Madras, Chennai, India) ,  George Sumitha (School of Electrical Engineering and Computer Science, Pennsylvania State University, University Park, PA, USA) ,  Govindarajan Hariram Thirucherai (School of Electrical Engineering and Computer Science, Pennsylvania State University, University Park, PA, USA) ,  Kotra Jagadish (AMD Research, Austin, TX, USA) ,  Mutyam Madhu (Department of Computer Science and Engineering, Indian Institute of Technology Madras, Chennai, India) ,  Sampson John (School of Electrical Engineering and Computer Science, Pennsylvania State University, University Park, PA, USA) ,  Kandemir Mahmut T. (School of Electrical Engineering and Computer Science, Pennsylvania State University, University Park, PA, USA) ,  Narayanan Vijaykrishnan (School of Electrical Engineering and Computer Science, Pennsylvania State University, University Park, PA, USA)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 39  号： 11  ページ： 3881-3892  発行年： 2020年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： いわゆる「タグなし」キャッシュは,デバイス密度,新しいメモリ技術,および高度な統合能力(例えば3D)を増加させることによって可能になった広大なL4最終レベルキャッシュ(LLC)を扱う手段として一般的になってきた。Tagless方式は,しばしばタグレスキャッシュ(L4)とキャッシュ(L3)の間のキャッシュ間エンタングルメントをもたらし,そのメタデータを調整する。キャッシュレベル置換エンタングルメントから生じるオーバヘッドを緩和する新しいキャッシュ組織政策を探求した。多くの必須計算カーネルにおける大きなブロック割当の空間的および時間的局所性を改善するために,ソフトウェアアクセスパターンをより良くマッチできる明示的タイリング形状に対するサポートを組み込んだ。エンタングルメントオーバヘッドと病理学に取り組むために,著者らは,L3置換決定に効率的にL4逸脱コストを組み込むために,制限ブロックキャッシング(RBC)と犠牲タグバッファキャッシング(VBC)のような無タグLLCの新しい置換政策とエネルギーフレンドリーな機構を提案する。ソフトウェアタイル化である線形代数カーネルの範囲に関する著者らの方式を評価した。RBCとVBCは,8/32/64 MB L4sで,それぞれ83/4.4/67%と69/35.5/76%の記憶トラフィックの減少を示す。さらに,RBCとVBCは,8/32/64 MB L4のシステムに対して,L3のLRU政策によるタグなしキャッシュに対して,それぞれ16/0.3/0.6%と15.7/1.8/0.8%の高速化を提供する。また,ソフトウェアタイルのアクセス次数に対する各タグレス領域スーパーブロックに対するハードウェア割当ての形状のマッチングは,線形スーパーブロック上で51%のメモリトラヒックの低減で,ベースラインタグレスキャッシュよりも13.4%の待ち時間を改善することを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  *最適化 ,  線形代数 ,  *キャッシュメモリ ,  線形性 ,  ハードウェア ,  ソフトウェア ,  待ち時間 ,  局所性 ,  三次元 ,  基準線 ,  高速化 ,  メタデータ
準シソーラス用語： アクセスパターン ,  オーバヘッド , 【Automatic Indexing@JST】

分類 (2件)： CAD,CAM  (JE10000A) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (6件)： タイ ,  機会 ,  キャッシュ ,  トラヒック ,  エンタングルメント ,  最適化