文献

J-GLOBAL ID：202002244265461798   整理番号：20A0814289

高レベル設計のRTLへの効率的変換によるFPGA上のRNNの加速【JST・京大機械翻訳】

Accelerating RNN on FPGA with Efficient Conversion of High-Level Designs to RTL

著者 (2件)： Li Zongze (University of North Texas,Computer Science and Engineering Department,Denton,Texas,USA) ,  Fu Song (University of North Texas,Computer Science and Engineering Department,Denton,Texas,USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： Big Data  ページ： 3355-3364  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 再帰ニューラルネットワーク(RNN)は,音声認識,手書き認識,コンテキストクラスタリングなどに広く使われている強力なDeep学習アルゴリズムであり,深い学習は多数の浮動小数点計算を含み,大量の計算資源を必要とする。現在,CPUやGPUのような汎用プロセッサ上で実行するソフトウェアベースのRNN実装は,長い実行時間と過剰なエネルギーを要する。FPGAはRNN訓練と推論を加速するための低電力で高度に並列なプラットフォームを提供する。大量の再構成可能論理によって,FPGAは,様々な深い学習応用のために劇的な高速化とエネルギー効率を達成するためにカスタマイズすることができた。しかしながら,レジスタトランジスタレベル(RTL)におけるRNNアルゴリズムの実装は時間的であるが,高レベル言語で書かれたRNNコードをRTL設計に変換するための既存ツールは効率的ではない。本論文では,高レベルRNN実装(例えばPythonにおいて)を効率的かつ自動的にRTL設計に変換できる設計フローを提示した。実験結果は,FPGA装置上に展開された生成RTL符号が,CPU上で実行されたPython符号よりも7.87倍速く,同じ精度を達成することを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 高水準言語 ,  学習アルゴリズム ,  音声認識 ,  ニューラルネットワーク ,  高速化 ,  ソフトウェア ,  学習 ,  クラスタ化 ,  カスタム化 ,  手書き文字認識 ,  *FPGA ,  演算プロセッサ ,  アルゴリズム ,  エネルギー効率
準シソーラス用語： Python , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 高レベル ,  設計 ,  RTL ,  FPGA ,  RNN ,  加速